电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

NE555

器件型号:NE555
厂商名称:NXP
厂商官网:
下载文档

器件描述

timer

NE555器件文档内容

                                                                       www.fairchildsemi.com

LM555/NE555/SA555

Single Timer

Features                                                Description

� High Current Drive Capability (200mA)                 The LM555/NE555/SA555 is a highly stable controller
� Adjustable Duty Cycle                                 capable of producing accurate timing pulses. With a
� Temperature Stability of 0.005%/�C                    monostable operation, the time delay is controlled by one
� Timing From �Sec to Hours                             external resistor and one capacitor. With an astable
� Turn off Time Less Than 2�Sec                         operation, the frequency and duty cycle are accurately
                                                        controlled by two external resistors and one capacitor.
Applications
                                                              8-DIP
� Precision Timing
� Pulse Generation                                                       1
� Time Delay Generation                                       8-SOP
� Sequential Timing
                                                                          1

Internal Block Diagram

                              R                         R           R

GND 1                                                                  8 Vcc

                                           Comp.   Discharging Tr.

Trigger 2                                                              7 Discharge

Output 3                                   OutPut  F/F                 6 Threshold
                                            Stage
                                                           Comp.

Reset 4                                                                  Control

                                Vref                                   5

                                                                         Voltage

                                                                                    Rev. 1.0.3

�2002 Fairchild Semiconductor Corporation
LM555/NE555/SA555

Absolute Maximum Ratings (TA = 25�C)

   Parameter                           Symbol  Value       Unit
   Supply Voltage
   Lead Temperature (Soldering 10sec)  VCC     16          V
   Power Dissipation
   Operating Temperature Range         TLEAD   300         �C
   LM555/NE555
   SA555                               PD      600         mW
   Storage Temperature Range
                                       TOPR    0 ~ +70     �C

                                               -40 ~ +85

                                       TSTG    -65 ~ +150  �C

2
                                                                             LM555/NE555/SA555

Electrical Characteristics

(TA = 25�C, VCC = 5 ~ 15V, unless otherwise specified)

Parameter                            Symbol          Conditions  Min. Typ. Max. Unit
Supply Voltage                         VCC                  -
                                                                 4.5  -      16  V
Supply Current (Low Stable) (Note1)    ICC   VCC = 5V, RL =
                                             VCC = 15V, RL =     -    3      6   mA
Timing Error (Monostable)
Initial Accuracy (Note2)                                         -    7.5 15     mA
Drift with Temperature (Note4)
Drift with Supply Voltage (Note4)    ACCUR   RA = 1k to100k      -    1.0 3.0    %
                                       t/T   C = 0.1�F
                                                                      50         ppm/�C
                                     t/VCC
                                                                      0.1 0.5 %/V

Timing Error (Astable)               ACCUR   RA = 1k to 100k     -    2.25   -   %
Intial Accuracy (Note2)                t/T   C = 0.1�F
Drift with Temperature (Note4)                                        150        ppm/�C
Drift with Supply Voltage (Note4)    t/VCC   VCC = 15V
Control Voltage                         VC   VCC = 5V                 0.3        %/V
                                             VCC = 15V
Threshold Voltage                      VTH   VCC = 5V            9.0 10.0 11.0   V
Threshold Current (Note3)               ITH
Trigger Voltage                        VTR                  -    2.6 3.33 4.0    V
Trigger Current                         ITR  VCC = 5V
Reset Voltage                         VRST   VCC = 15V           - 10.0 -        V
Reset Current                          IRST  VTR = 0V
                                                                 - 3.33 -        V
Low Output Voltage                     VOL                  -
                                                            -    -    0.1 0.25   �A
High Output Voltage                    VOH   VCC = 15V
                                             ISINK = 10mA        1.1 1.67 2.2    V
Rise Time of Output (Note4)              tR  ISINK = 50mA
Fall Time of Output (Note4)              tF  VCC = 5V            4.5 5 5.6       V
Discharge Leakage Current              ILKG  ISINK = 5mA
                                             VCC = 15V                0.01 2.0   �A
                                             ISOURCE = 200mA
                                             ISOURCE = 100mA     0.4 0.7 1.0     V
                                             VCC = 5V
                                             ISOURCE = 100mA          0.1 0.4    mA
                                                            -
                                                            -    - 0.06 0.25     V
                                                            -
                                                                      0.3 0.75   V

                                                                 - 0.05 0.35     V

                                                                      12.5 -     V

                                                                 12.75 13.3      V

                                                                 2.75 3.3    -   V

                                                                 - 100 -         ns

                                                                 - 100 -         ns

                                                                 -    20 100     nA

Notes:

1. When the output is high, the supply current is typically 1mA less than at VCC = 5V.
2. Tested at VCC = 5.0V and VCC = 15V.
3. This will determine the maximum value of RA + RB for 15V operation, the max. total R = 20M, and for 5V operation, the max.

    total R = 6.7M.
4. These parameters, although guaranteed, are not 100% tested in production.

                                                                                      3
LM555/NE555/SA555

Application Information

Table 1 below is the basic operating table of 555 timer:

                                        Table 1. Basic Operating Table

Threshold Voltage        Trigger Voltage                  Reset(PIN 4) Output(PIN 3)                                            Discharging Tr.
    (Vth)(PIN 6)           (Vtr)(PIN 2)                                                                                              (PIN 7)

Don't care               Don't care                       Low                                      Low                                   ON

Vth > 2Vcc / 3           Vth > 2Vcc / 3                   High                                     Low                                   ON

Vcc / 3 < Vth < 2 Vcc / 3 Vcc / 3 < Vth < 2 Vcc / 3       High                                      -                                    -

Vth < Vcc / 3            Vth < Vcc / 3                    High                                     High                                  OFF

When the low signal input is applied to the reset terminal, the timer output remains low regardless of the threshold voltage or

the trigger voltage. Only when the high signal is applied to the reset terminal, the timer's output changes according to

threshold voltage and trigger voltage.
When the threshold voltage exceeds 2/3 of the supply voltage while the timer output is high, the timer's internal discharge Tr.

turns on, lowering the threshold voltage to below 1/3 of the supply voltage. During this time, the timer output is maintained

low. Later, if a low signal is applied to the trigger voltage so that it becomes 1/3 of the supply voltage, the timer's internal

discharge Tr. turns off, increasing the threshold voltage and driving the timer output again at high.

1. Monostable Operation

                                             +Vcc                          102
                                               RA
                   4       8                                               101                 =1k
                RESET    Vcc                    C1                                           R AA
Trigger                  DISCH 7        C2                                                                10k        100k       1M       10M
      RL  2 TRIG
                         THRES 6                          Capacitance(uF)  100

                                                                           10-1

          3 OUT

                   GND   CONT 5                                            10-2
                     1
                                                                           10-3

                                                                                 10-5  10-4  10-3   10-2       10-1        100      101       102

                                                                                                    Time Delay(s)

          Figure 1. Monoatable Circuit                    Figure 2. Resistance and Capacitance vs.
                                                                         Time delay(td)

        Figure 3. Waveforms of Monostable Operation
4
                                                                                                                                                                  LM555/NE555/SA555

Figure 1 illustrates a monostable circuit. In this mode, the timer generates a fixed pulse whenever the trigger voltage falls
below Vcc/3. When the trigger pulse voltage applied to the #2 pin falls below Vcc/3 while the timer output is low, the timer's
internal flip-flop turns the discharging Tr. off and causes the timer output to become high by charging the external capacitor C1
and setting the flip-flop output at the same time.
The voltage across the external capacitor C1, VC1 increases exponentially with the time constant t=RA*C and reaches 2Vcc/3
at td=1.1RA*C. Hence, capacitor C1 is charged through resistor RA. The greater the time constant RAC, the longer it takes
for the VC1 to reach 2Vcc/3. In other words, the time constant RAC controls the output pulse width.
When the applied voltage to the capacitor C1 reaches 2Vcc/3, the comparator on the trigger terminal resets the flip-flop,
turning the discharging Tr. on. At this time, C1 begins to discharge and the timer output converts to low.
In this way, the timer operating in the monostable repeats the above process. Figure 2 shows the time constant relationship
based on RA and C. Figure 3 shows the general waveforms during the monostable operation.
It must be noted that, for a normal operation, the trigger pulse voltage needs to maintain a minimum of Vcc/3 before the timer
output turns low. That is, although the output remains unaffected even if a different trigger pulse is applied while the output is
high, it may be affected and the waveform does not operate properly if the trigger pulse voltage at the end of the output pulse
remains at below Vcc/3. Figure 4 shows such a timer output abnormality.

Figure 4. Waveforms of Monostable Operation (abnormal)

2. Astable Operation

                                   +Vcc

                                   RA                                     100                                                     (RA+2RB)
                                                                            10
    4          8                                                             1                                             1k
                                                                           0.1                                  10k
    RESET      Vcc                                                                                      100k
                                                                         0.01                 1M
               DISCH 7                                  Capacitance(uF)  1E-3                     
                                                                                      10M
    2 TRIG                                                                   100m         

                                   RB

               THRES 6

    3 OUT                          C1

            GND CONT 5

RL          1                  C2

                                                                                   1  10  100             1k                                10k  100k

                                                                                          Fr equency(Hz)

    Figure 5. Astable Circuit                           Figure 6. Capacitance and Resistance vs. Frequency

                                                                                                                                                       5
LM555/NE555/SA555

                                               Figure 7. Waveforms of Astable Operation

An astable timer operation is achieved by adding resistor RB to Figure 1 and configuring as shown on Figure 5. In the astable
operation, the trigger terminal and the threshold terminal are connected so that a self-trigger is formed, operating as a multi
vibrator. When the timer output is high, its internal discharging Tr. turns off and the VC1 increases by exponential
function with the time constant (RA+RB)*C.
When the VC1, or the threshold voltage, reaches 2Vcc/3, the comparator output on the trigger terminal becomes high,
resetting the F/F and causing the timer output to become low. This in turn turns on the discharging Tr. and the C1 discharges
through the discharging channel formed by RB and the discharging Tr. When the VC1 falls below Vcc/3, the comparator
output on the trigger terminal becomes high and the timer output becomes high again. The discharging Tr. turns off and the
VC1 rises again.
In the above process, the section where the timer output is high is the time it takes for the VC1 to rise from Vcc/3 to 2Vcc/3,
and the section where the timer output is low is the time it takes for the VC1 to drop from 2Vcc/3 to Vcc/3. When timer output
is high, the equivalent circuit for charging capacitor C1 is as follows:

                   RA                              RB

   Vcc                                                                        C1 Vc1(0-)=Vcc/3

           C1  d----v---c----1--  =  V-----c---c-----�----V----(---0-------)  (1)
                 dt                    RA + RB

           VC1(0+) = VCC / 3                                                  (2)

   VC1(t)  =                         �  2--        (---R-----A-----+-----Rt----B-----)--C-----1--  (3)
                                        3      -�                 
               VC C  1                                            

                                             e

                                                                              

Since the duration of the timer output high state(tH) is the amount of time it takes for the VC1(t) to reach 2Vcc/3,

6
                                                                                                                                                           LM555/NE555/SA555

VC1(t)  =               23-- VCC   =                           1  �  2--                (---R-----A-----+---t--HR----B-----)--C-----1--         (4)
                                                                     3              -�                                                         (5)
                                           VCC                                                         

                                                                                  e

                                                                                                                           

tH = C1(RA + RB)In2 = 0.693(RA + RB)C1

The equivalent circuit for discharging capacitor C1, when timer output is low is, as follows:

                                   RB

C1 VC1(0-)=2Vcc/3                                                                                                          RD

C1  d----v---C-----1--  +    -----------1-----------  VC1      =  0                     (6)
      dt                     RA + RB

                                        -  ------------------t------------------
                                           (RA + RD)C1
VC1(t)       =          2--  V                                                          (7)
                        3      C  Ce

Since the duration of the timer output low state(tL) is the amount of time it takes for the VC1(t) to reach Vcc/3,

        1--                        2--                      -  ----------------t--L------------------
        3                          3                           (RA + RD)C1
             VC                 =       VCCe                                                                          (8)
                             C

tL = C1(RB + RD)In2 = 0.693(RB + RD)C1                                                                                                   (9)

Since RD is normally RB>>RD although related to the size of discharging Tr.,

tL=0.693RBC1                                                                                                                                         (10)

Consequently, if the timer operates in astable, the period is the same with
'T=tH+tL=0.693(RA+RB)C1+0.693RBC1=0.693(RA+2RB)C1' because the period is the sum of the charge time and discharge
time. And since frequency is the reciprocal of the period, the following applies.

frequency,                         f    =             -1--  =  (---R-----A-----+--1---2.--4--R-4---B-----)--C-----1-                     (11)
                                                      T

3. Frequency divider

By adjusting the length of the timing cycle, the basic circuit of Figure 1 can be made to operate as a frequency divider. Figure
8. illustrates a divide-by-three circuit that makes use of the fact that retriggering cannot occur during the timing cycle.

                                                                                                                                                           7
LM555/NE555/SA555

                                            Figure 8. Waveforms of Frequency Divider Operation

4. Pulse Width Modulation
The timer output waveform may be changed by modulating the control voltage applied to the timer's pin 5 and changing the
reference of the timer's internal comparators. Figure 9 illustrates the pulse width modulation circuit.
When the continuous trigger pulse train is applied in the monostable mode, the timer output width is modulated according to
the signal applied to the control terminal. Sine wave as well as other waveforms may be applied as a signal to the control
terminal. Figure 10 shows the example of pulse width modulation waveform.

                                                                  +Vcc

            4                 8                  RA

   Trigger          RESET     Vcc 7

            2 TRIG             DISCH

                                 6

   Output                     THRES

                  3 OUT                Input

                           GND CONT 5            C

                           1

   Figure 9. Circuit for Pulse Width Modulation      Figure 10. Waveforms of Pulse Width Modulation

5. Pulse Position Modulation

If the modulating signal is applied to the control terminal while the timer is connected for the astable operation as in Figure 11,
the timer becomes a pulse position modulator.
In the pulse position modulator, the reference of the timer's internal comparators is modulated which in turn modulates the
timer output according to the modulation signal applied to the control terminal.
Figure 12 illustrates a sine wave for modulation signal and the resulting output pulse position modulation : however, any wave
shape could be used.

8
                                                                                                                               LM555/NE555/SA555

                                                                           +Vcc

               4                                 8                     RA

               RESET                             Vcc 7

                                                 DISCH

        2 TRIG

                                                                       RB

                                                        6

                                                 THRES

Output

        3 OUT                                              Modulation

                      GND CONT 5                                       C

                      1

Figure 11. Circuit for Pulse Position Modulation                                          Figure 12. Waveforms of pulse position modulation

6. Linear Ramp

When the pull-up resistor RA in the monostable circuit shown in Figure 1 is replaced with constant current source, the VC1
increases linearly, generating a linear ramp. Figure 13 shows the linear ramp generating circuit and Figure 14 illustrates the
generated linear ramp waveforms.

                                                                           +Vcc

                 4                                   8                      RE R1
              RESET
                                                    Vcc                        Q1
        2 TRIG                                      DISCH 7                           R2

                                                    THRES 6                   C1
                                                                       C2
Output
          3 OUT

                      GND                            CONT 5
                        1

Figure 13. Circuit for Linear Ramp                                                        Figure 14. Waveforms of Linear Ramp

In Figure 13, current source is created by PNP transistor Q1 and resistor R1, R2, and RE.

        IC  =  V-----C-----C-----�-----V----E--         (12)
                   RE

               Here, VE is

VE  =   VBE    +  --------R----2---------        VC  C        ( 13 )
                  R1 + R2

For example, if Vcc=15V, RE=20k, R1=5kW, R2=10k, and VBE=0.7V,
VE=0.7V+10V=10.7V
Ic=(15-10.7)/20k=0.215mA

                                                                                                                                             9
LM555/NE555/SA555

When the trigger starts in a timer configured as shown in Figure 13, the current flowing through capacitor C1 becomes a
constant current generated by PNP transistor and resistors.
Hence, the VC is a linear ramp function as shown in Figure 14. The gradient S of the linear ramp function is defined as
follows:

S = -V----p-----�----p--   ( 14 )
          T

Here the Vp-p is the peak-to-peak voltage.

If the electric charge amount accumulated in the capacitor is divided by the capacitance, the VC comes out as follows:

V=Q/C                      (15)

The above equation divided on both sides by T gives us

    V--- = Q-------/--T--  ( 16 )
    TC

and may be simplified into the following equation.

S=I/C                      (17)

In other words, the gradient of the linear ramp function appearing across the capacitor can be obtained by using the constant

current flowing through the capacitor.
If the constant current flow through the capacitor is 0.215mA and the capacitance is 0.02�F, the gradient of the ramp function
at both ends of the capacitor is S = 0.215m/0.022� = 9.77V/ms.

10
Mechanical Dimensions                                                                               LM555/NE555/SA555

Package                                                Dimensions in millimeters

                                  8-DIP

    6.40 �0.20                                         ( 0.79 )
    0.252 �0.008                                           0.031

#1                #8                                                   0.46 �0.10
                                                                           0.018 �0.004

                                                                                   1.524 �0.10
                                                                                        0.060 �0.004

                             MAX      9.20 �0.20
                                         0.362 �0.008
                       9.60
                          0.378

#4                #5

                                                                   2.54
                                                                      0.100

                              5.08    MAX                      3.30 �0.30
                              0.200                           0.130 �0.012

           7.62                3.40 �0.20              0.33   MIN
           0.300              0.134 �0.008             0.013

                       0.25   +0.10
                              �0.05

                       0.010  +0.004
                              �0.002

    0~15�

                                                                                                      11
LM555/NE555/SA555

Mechanical Dimensions (Continued)

Package

                                                                       Dimensions in millimeters

                                        8-SOP                                       MIN   0.1~0.25
                                                                                         0.004~0.001
                                                   1.55 �0.20
                                                  0.061 �0.008

                                                                                         ( 0.56 )
                                                                                             0.022

                      #1                #8

                                            MAX       4.92 �0.20
                                                         0.194 �0.008
                                            5.13                                    1.27
                                               0.202                                   0.050

                      #4                #5                                                       0.41 �0.10
                                                                                                     0.016 �0.004
                           6.00 �0.30       1.80      MAX
                          0.236 �0.012      0.071

             +0.10         3.95 �0.20       0~8�
          0.15 -0.05      0.156 �0.008                               MAX0.10
                                                                          MAX0.004
      +0.004
    0.006 -0.002

                          5.72
                          0.225

     0.50 �0.20
    0.020 �0.008

12
                                                           LM555/NE555/SA555

Ordering Information       Package  Operating Temperature
                             8-DIP          0 ~ +70�C
           Product Number   8-SOP
                LM555CN             Operating Temperature
               LM555CM     Package          0 ~ +70�C
                             8-DIP
           Product Number   8-SOP   Operating Temperature
                 NE555N                    -40 ~ +85�C
                 NE555D    Package
                             8-DIP
           Product Number   8-SOP
                  SA555
                 SA555D

                                                           13
LM555/NE555/SA555

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY
PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY
LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER
DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES
OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR
CORPORATION. As used herein:

1. Life support devices or systems are devices or systems         2. A critical component in any component of a life support
    which, (a) are intended for surgical implant into the body,       device or system whose failure to perform can be
    or (b) support or sustain life, and (c) whose failure to          reasonably expected to cause the failure of the life support
    perform when properly used in accordance with                     device or system, or to affect its safety or effectiveness.
    instructions for use provided in the labeling, can be
    reasonably expected to result in a significant injury of the
    user.

www.fairchildsemi.com

                                                                                                    11/29/02 0.0m 001
                                                                                                    Stock#DSxxxxxxxx
                                                                   2002 Fairchild Semiconductor Corporation
This datasheet has been downloaded from:
            datasheet.nvwayi.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.nvwayi.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 nvwayi.com, Inc. All rights reserved

赛车网站首存送彩金 彩票大赢家 送彩金的博彩公司 真人娱乐平台送彩金 送彩金棋牌游戏 送彩金的娱乐棋牌游戏 彩票大赢家 hg平台送彩金 博彩送彩金赢钱 ag送彩金