电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

M38060M9-XXXFS

器件型号:M38060M9-XXXFS
器件类别:半导体    其他集成电路(IC)   
厂商名称:Renesas Electronics Corporation
厂商官网:
下载文档

器件描述

TWO PART BOARD CONNECTOR, SOCKET

文档预览

M38060M9-XXXFS器件文档内容

To all our customers

Regarding the change of names mentioned in the document, such as Mitsubishi
Electric and Mitsubishi XX, to Renesas Technology Corp.

The semiconductor operations of Hitachi and Mitsubishi Electric were transferred to Renesas
Technology Corporation on April 1st 2003. These operations include microcomputer, logic, analog
and discrete devices, and memory chips other than DRAMs (flash memory, SRAMs etc.)
Accordingly, although Mitsubishi Electric, Mitsubishi Electric Corporation, Mitsubishi
Semiconductors, and other Mitsubishi brand names are mentioned in the document, these names
have in fact all been changed to Renesas Technology Corp. Thank you for your understanding.
Except for our corporate trademark, logo and corporate statement, no changes whatsoever have been
made to the contents of the document, and these changes do not constitute any alteration to the
contents of the document itself.

Note : Mitsubishi Electric will continue the business operations of high frequency & optical devices
       and power devices.

                                                                                             Renesas Technology Corp.
                                                                                             Customer Support Dept.
                                                                                             April 1, 2003
                                                                                                                                                                                                                                                                                                                                                                                                              MITSUBISHI MICROCOMPUTERS

                                                                                                                                                                                                                                                                                                                                                                                                                 3819 Group

                                                                                                                                                                                                                                                                                                                                                                                           SINGLE-CHIP 8-BIT MICROCOMPUTER

DESCRIPTION                                                                                                                                                                                                                        qD-A converter ................................................. 8-bit ! 1 channels
                                                                                                                                                                                                                                   qZero cross detection input ............................................ 1 channel
The 3819 group is a 8-bit microcomputer based on the 740 family                                                                                                                                                                    qFluorescent display function
core technology.
The 3819 group has a flourescent display automatic display circuit                                                                                                                                                                   Segments ........................................................................ 16 to 42
and an 16-channel 8-bit A-D converter as additional functions.                                                                                                                                                                       Digits .................................................................................. 6 to 16
The various microcomputers in the 3819 group include variations                                                                                                                                                                    q2 Clock generating circuit
of internal memory size and packaging. For details, refer to the                                                                                                                                                                     Clock (XIN-XOUT) ................................. Internal feedback resistor
section on part numbering.                                                                                                                                                                                                           Sub-clock (XCIN-XCOUT) ......... Without internal feedback resistor
For details on availability of microcomputers in the 3819 group, re-
fer to the section on group expansion.                                                                                                                                                                                                  (connect to external ceramic resonator or quartz-crystal oscil-
                                                                                                                                                                                                                                        lator)
FEATURES                                                                                                                                                                                                                           qPower source voltage
                                                                                                                                                                                                                                     In high-speed mode .................................................. 4.0 to 5.5 V
qBasic machine-language instructions ...................................... 71                                                                                                                                                          (at 8.4 MHz oscillation frequency and high-speed selected)
qThe minimum instruction execution time ......................... 0.48 �s                                                                                                                                                            In middle-speed mode ............................................... 2.8 to 5.5 V
                                                                                                                                                                                                                                        (at 8.4 MHz oscillation frequency)
  (at 8.4 MHz oscillation frequency)                                                                                                                                                                                                 In low-speed mode .................................................... 2.8 to 5.5 V
qMemory size .................................................................................                                                                                                                                          (at 32 kHz oscillation frequency)
                                                                                                                                                                                                                                   qPower dissipation
                    ROM ............................................. 4K to 60 K bytes                                                                                                                                               In high-speed mode .......................................................... 35 mW
                    RAM ........................................... 192 to 2048 bytes                                                                                                                                                   (at 8.4 MHz oscillation frequency)
qProgrammable input/output ports ............................................ 54                                                                                                                                                     In low-speed mode ............................................................ 60 �W
qHigh-breakdown-voltage output ports ...................................... 52                                                                                                                                                          (at 3 V power source voltage and 32 kHz oscillation frequency )
qInterrupts ................................................. 20 sources, 16 vectors                                                                                                                                               qOperating temperature range .................................... �10 to 85�C
qTimers ............................................................................. 8-bit ! 6
qSerial I/O (Serial I/O1 has an automatic transfer function)                                                                                                                                                                       APPLICATION
   ...................................................... 8-bit ! 3(clock-synchronized)
qPWM output circuit ............... 8-bit ! 1(also functions as timer 6)                                                                                                                                                           Musical Instruments, household appliance, etc.
qA-D converter ............................................... 8-bit ! 16 channels

PIN CONFIGURATION (TOP VIEW)

              80 P90/SEG16  79 P91/SEG17  78 P92/SEG18  77 P93/SEG19  76 P94/SEG20  P95/SEG21  P96/SEG22  P97/SEG23  P30/SEG24  P31/SEG25  P32/SEG26       69 P33/SEG27     68 P34/SEG28        P35/SEG29         P36/SEG30        P37/SEG31        64 P00/SEG32/DIG0  63 P01/SEG33/DIG1  62 P02/SEG34/DIG2    61 P03/SEG35/DIG3  60 P04/SEG36/DIG4  59 P05/SEG37/DIG5  58 P06/SEG38/DIG6  57 P07/SEG39/DIG7  56 P10/SEG40/DIG8  55 P11/SEG41/DIG9  P12/DIG10  P13/DIG11  P14/DIG12        51 P15/DIG13

                                                                                    75         74         73         72         71         70                                                   67                66               65                                                                                                                                                                                                               54         53         52

P87/SEG15 81                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             50 P16/DIG14

P86/SEG14 82                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             49 P17/DIG15

P85/SEG13 83                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             48 P20/DIG16

P84/SEG12 84                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             47 P21/DIG17

P83/SEG11 85                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             46 P22/DIG18

P82/SEG10 86                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             45 P23/DIG19

P81/SEG9 87                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              44  P24

P80/SEG8 88                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              43  P25

PA7/SEG7 89                                                                                                                                    M38197MA-XXXFP                                                                                                                                                                                                                                                                                                                                            42  P26

PA6/SEG6 90                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              41  P27

VCC   91                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 40  VSS

PA5/SEG5 92                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              39  XOUT

PA4/SEG4 93                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              38  XIN

PA3/SEG3 94                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              37 PB0/XCOUT

PA2/SEG2 95                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              36 PB1/XCIN

PA1/SEG1 96                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              35 RESET

PA0/SEG0 97                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              34 P40/INT0

VEE   98                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 33  P41

AVSS  99                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 32 P42/INT2

VREF  100                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                31 P43/INT3

              1             2             3             4             5             6          7          8          9          PB2/DA 10  11              12               P55/SOUT3 /AN13 13  P54/SIN3/AN12 14  15               16               17                 P50/SIN2/AN8 18    19                   20                 21                 22                 P63/CNTR1 23       P62/CNTR0 24       P61/PWM 25         26                 27         28         P45/INT1/ZCR 29  P44/INT4 30

              P77/AN7       P76/AN6       P75/AN5       P74/AN4       P73/AN3       P72/AN2    P71/AN1    P70/AN0    PB3                   P57/SRDY3/AN15  P56/SCLK3 /AN14                                        P53/SRDY2 /AN11  P52/SCLK2 /AN10  P51/SOUT2/AN9                         P67/SRDY1/CS/SCLK12  P66/SCLK11         P65/SOUT1          P64/SIN1                                                                    P60                P47/T3OUT  P46/T1OUT

                                                                        Package type : 100P6S-A
                                                                      100-pin plastic-molded QFP
                                                                                                                                                                                                                                                MITSUBISHI MICROCOMPUTERSFUNCTIONAL BLOCK DIAGRAM (Package : 100P6S-A)

                                                                                                                                                 3819 GroupClockClock                                                                                     Output port P2(4)
       input          output
                                                                                                                                                                                                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTERXINXOUTReset input(5 V)(0 V)Output port P0Output port P1I/O port P2(4)
                                                                                    VCC                    VSS
2         38              39                         RESET                                                         VEE                       64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41
                                                                                       91                    40
                                                          35                                                        92

                                                                                            Data
                                                                                            bus

                                                                                                                                                               P0 (8)                                 P1 (8)                                                    P2 (8)

       Clock generating               CPU                                                   ROM                    RAM
       circuit

                                              A                                     Timer 1 (8)   T1OUT            SI/O                     FLD
                                              X                                     Timer 2 (8)                    automatic                automatic
                                              Y                                                   T3OUT            transfer                 display
                                                                                    Timer 3 (8)   PWM              controller               controller
                                              S                                     Timer 4 (8)  CNTR0
                                                                                    Timer 5 (8)  CNTR1                   SI/O                     FLD
       XCIN           XCOUT   PCH             PCL                                                                        automatic                automatic
                                                                                    Timer 6 (8)                          transfer RAM             display RAM
       Sub-clock Sub-clock                    PS                                                                         32 bytes                 96 bytes

       input output

XCOUT                                                      Local data
XCIN                                                           bus

                                                                                                                                                                       INT1/ZCR                       INT3, INT4                                          INT2

       D-A                                                                                  A-D                         S I/O1(8) S I/O2(8)          S I/O3(8)
       converter (8)                                                                        converter (8)

                                                                                             16                                                                        Zero cross  detection circuit              Interrupt intervaldetermination

                                                                                                                                                                                                                                                 circuit

       PB (4)         PA (8)  P9 (8)               P8 (8)                           P7 (8)                         P6 (8)                    P5 (8)                                                   P4 (8)                                       INT0         P3 (8)

9 10 36 37 89 90 92 93 94 95 96 97 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88  1 2 3 4 5 6 7 8 99100          19 20 21 22 23 24 25 26  11 12 13 14 15 16 17 18    27 28 29 30 31 32 33 34                                                            65 66 67 68 69 70 71 72

I/O port PB I/O port PA       Output port P9       I/O port P8                          I/O port P7 AVSS                I/O port P6              I/O port P5              I/O port P4(6)                                                                     Output port P3
                                                                                                             VREF                                                        Input port P4(2)
                                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                                      3819 Group

                                                               SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

PIN DESCRIPTION

     Pin              Name                                Function                       Function except a port function
VCC, VSS    Power source         �Apply voltage of 4.0 to 5.5 V to VCC, and 0 V to VSS.
VEE         Pull-down
            Power source         �Applies voltage supplied to pull-down resistors of ports P0, P1, P20�P23, P3, and P9.
VREF        Analog reference
            voltage              �Reference voltage input pin for A-D converter and D-A converter
AVSS
RESET       Analog power source  �GND input pin for A-D converter and D-A converter
XIN                              �Connect AVSS to VSS.
            Reset input
                                 �Reset input pin for active "L"
            Clock input
                                 �Input and output pins for the main clock generating circuit
XOUT        Clock output         �Feedback resistor is built in between XIN pin and XOUT pin.
                                 �Connect a ceramic resonator or a quartz-crystal oscillator between the XIN pin and XOUT pin to
                                  set oscillation frequency.
                                 �If an external clock is used, connect the clock source to the XIN pin and leave the XOUT pin
                                  open.
                                 �This clock is used as the oscillating source of system clock.

P00/SEG32/                       �8-bit output port                               FLD automatic display pins
DIG0�P07/ Output port P0         �This port builds in pull-down resistor between
SEG39/DIG7                        port P0 and the VEE pin.
                                 �At reset this port is set to VEE level.
                                 �The high-breakdown-voltage P-channel
                                  open-drain

P10/SEG40/  Output port P1       �8-bit output port with the same function as     FLD automatic display pins
DIG8�P17/   Output port P2        port P0
DIG15
                                 �4-bit output port with the same function as     FLD automatic display pins
P20/DIG16�                        port P0
P23/DIG19

P24�P27     I/O port P2          �4-bit I/O port
                                 �I/O direction register allows each pin to be individually programmed as either input or output.
                                 �At reset this port is set to input mode.
                                 �TTL input level
                                 �CMOS 3-state output

P30/SEG24�  Output port P3       �8-bit output port with the same function as     FLD automatic display pins
P37/SEG31                         port P0

P40/INT0,   Input port P4        �2-bit input port                                External interrupt input pins
P45/INT1/                        �CMOS compatible input level                     A zero cross detection circuit input pin (P45)
ZCR

P42/INT2�   I/O port P4          �6-bit CMOS I/O port with the same function
P44/INT4                          as ports P24�P27
                                 �CMOS compatible input level                     Timer output pins
P41                              �CMOS 3-state output

P46/T1OUT,
P47/T3OUT

                                                                                                                                   3
                                                                                     MITSUBISHI MICROCOMPUTERS

                                                                                                  3819 Group

                                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

PIN DESCRIPTION (Continued)

   Pin              Name            Function                                         Function except a port function

   P50/SIN2/AN8,    I/O port P5     �8-bit CMOS I/O port with the same function      Serial I/O2 function pins
   P51/SOUT2/AN9,   I/O port P6      as ports P24�P27                                A-D conversion input pins
   P52/SCLK2/AN10,                  �CMOS compatible input level
   P53/SRDY2/AN11                   �CMOS 3-state output                             Serial I/O3 function pins
                                                                                     A-D conversion input pins
   P54/SIN3/AN12,
   P55/SOUT3/AN13,                  �8-bit CMOS I/O port with the same function      PWM output pin (Timer output pin)
   P56/SCLK3/AN14,                   as ports P24�P47                                Timer input pins
   P57/SRDY3/AN15                   �CMOS compatible input level
                                    �CMOS 3-state output                             Serial I/O1 function pins
   P60

   P61/PWM

   P62/CNTR0,
   P63/CNTR1

   P64/SIN1,
   P65/SOUT1,
   P66/SCLK11,
   P67/SRDY1/CS/
   SCLK12

   P70/AN0�         I/O port P7     �8-bit CMOS I/O port with the same function      A-D conversion input pins
   P77/AN7                           as ports P24�P27
                                    �CMOS compatible input level
                                    �CMOS 3-state output

   P80/SEG8�        I/O port P8     �8-bit I/O port with the same function as ports
   P87/SEG15        Output port P9   P24�P27
                    I/O port PA     �CMOS compatible input level
   P90/SEG16�                       �The high-breakdown-voltage P-channel
   P97/SEG23                         open-drain

   PA0/SEG0�                        �8-bit output port with the same function as     FLD automatic display pins
   PA7/SEG7                          port P0

                                    �8-bit I/O port with the same function as ports
                                     P24�P27
                                    �CMOS compatible input level
                                    �The high-breakdown voltage P-channel open-
                                     drain

   PB0/XCOUT,       I/O port PB     �4-bit CMOS I/O port with the same function      I/O pins for sub-clock generating circuit (con-
   PB1/XCIN                          as ports P24�P27                                nect a ceramic resonator or a quarts-crystal
                                    �CMOS compatible input level                     oscillator)
   PB2/DA                           �CMOS 3-state output
   PB3                                                                               D-A conversion output pin

4
                                        MITSUBISHI MICROCOMPUTERS

                                                 3819 Group

                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

PART NUMBERING

Product  M3819 7 M A XXX FP

                             Package type
                               FP : 100P6S-A package
                               FS : 100D0 package

                             ROM number
                                Omitted in some types.

                             ROM/PROM size
                                1 : 4096 bytes
                                2 : 8192 bytes
                                3 : 12288 bytes
                                4 : 16384 bytes
                                5 : 20480 bytes
                                6 : 24576 bytes
                                7 : 28672 bytes
                                8 : 32768 bytes
                                9 : 36864 bytes
                                A : 40960 bytes
                                B : 45056 bytes
                                C : 49152 bytes
                                D : 53248 bytes
                                E : 57344 bytes
                                F : 61440 bytes

                             The first 128 bytes and the last 2 bytes of ROM are reserved areas ; they cannot be used.

                             Memory type
                                M : Mask ROM version
                                E : EPROM or One Time PROM version

                             RAM size
                                0 : 192 bytes
                                1 : 256 bytes
                                2 : 384 bytes
                                3 : 512 bytes
                                4 : 640 bytes
                                5 : 768 bytes
                                6 : 896 bytes
                                7 : 1024 bytes
                                8 : 1536 bytes
                                9 : 2048 bytes

                                                                                                                        5
                                                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                                                      3819 Group

                                                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

GROUP EXPANSION                                                                            (2) Packages
                                                                                               100P6S-A ........................... 0.65 mm-pitch plastic molded QFP
Mitsubishi plans to expand the 3819 group as follows:                                          100D0 ........................... Ceramic LCC(built-in EPROM version)
(1) Support for mask ROM, One Time PROM, and EPROM ver-

    sions
    ROM/PROM capacity .................................. 40 K to 60 K bytes
    RAM capacity .............................................. 1024 to 2048 bytes

   Memory Expansion Plan

                  ROM size (bytes)                                                                       Under development
   60K                                                                                                                          M38199MF/EF

   56K

   52K                                                                                     Mass product

   48K                                                                                                   M38198MC/EC

   44K                                          Mass product

   40K                                                        M38197MA

   36K

   32K

   28K

   24K

   20K

   16K

   12K

   8K

   4K

                     256            512         768                                 1,024                1,536        2,048

                                                     RAM size (bytes)

Products under development : the development schedule and specifications may be revised without notice.

Currently supported products are listed below.                                                                                               As of May 1996

            Product    (P) ROM size (bytes)     RAM size (bytes)                           Package                    Remarks
                     ROM size for User in ( )           1024
   M38197MA-XXXFP                                       1536                               100P6S-A      Mask ROM version
   M38197MA-XXXKP                 40960                 2048                               100P6P-E      Mask ROM version
   M38198MC-XXXKP               (40830)                                                                  Mask ROM version
   M38199MF-XXXKP                                                                          100P6S-A      Mask ROM version
   M38198MC-XXXFP                 49152                                                      100D0       Mask ROM version
   M38198EC-XXXFP               (49022)                                                                  One Time PROM version
   M38198ECFP                                                                              100P6S-A      One Time PROM version (blank)
   M38198ECFS                     61440                                                      100D0       EPROM version
   M38199MF-XXXFP               (61310)                                                                  Mask ROM version
   M38199EF-XXXFP                                                                                        One Time PROM version
   M38199EFFP                                                                                            One Time PROM version (blank)
   M38199EFFS                                                                                            EPROM version

6
                                                                   MITSUBISHI MICROCOMPUTERS

                                                                                3819 Group

                                                                   SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

FUNCTIONAL DESCRIPTION                                             CPU Mode Register
Central Processing Unit (CPU)
                                                                   The CPU mode register is allocated at address 003B16. The CPU
The 3819 group uses the standard 740 family instruction set. Re-   mode register contains the stack page selection bit and the inter-
fer to the table of 740 family addressing modes and machine        nal system clock selection bit.
instructions or the 740 Family Software Manual for details on the
instruction set.
Machine-resident 740 family instructions are as follows:
The FST, SLW instruction cannot be used.
The MUL, DIV, WIT and STP instruction can be used.

                                                      b7  b0
                                                                       CPU mode register
Fig. BA-1 Structure of CPU mode register                               (CPUM (CM) : address 003B 16)

                                                                          Processor mode bits
                                                                             b1 b0
                                                                              0 0 : Single-chip mode
                                                                              0 1:
                                                                              1 0 : Not available
                                                                              1 1:

                                                                          Stack page selection bit
                                                                              0 : RAM in the zero page is used as stack area
                                                                              1 : RAM in page 1 is used as stack area

                                                                          XCOUT drivability selection bit
                                                                              0 : Low drive
                                                                              1 : High drive

                                                                          Port XC switch bit
                                                                              0 : I/O port function
                                                                              1 : XCIN-XCOUT oscillating function

                                                                          Main clock (XIN-XOUT) stop bit
                                                                              0 : Oscillating
                                                                              1 : Stopped

                                                                          Main clock division ratio selection bit
                                                                              0 : f(XIN)/2 (high-speed mode)
                                                                              1 : f(XIN)/8 (middle-speed mode)

                                                                          Internal system clock selection bit
                                                                              0 : XIN-XOUT selected (middle/high-speed mode)
                                                                              1 : XCIN-XCOUT selected (low-speed mode)

                                                                                                                              7
                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                               3819 Group

                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Memory                                                              Zero page
Special function register (SFR) area
                                                                    The 256 bytes from addresses 000016 to 00FF16 are called the
The special function register (SFR) area in the zero page contains  zero page area. The internal RAM and the special function regis-
control registers such as I/O ports and timers.                     ters (SFR) are allocated to this area.
                                                                    The zero page addressing mode can be used to specify memory
RAM                                                                 and register addresses in the zero page area. Access to this area
                                                                    with only 2 bytes is possible in the zero page addressing mode.
RAM is used for data storage and for stack area of subroutine
calls and interrupts.                                               Special page

ROM                                                                 The 256 bytes from addresses FF0016 to FFFF16 are called the
                                                                    special page area. The special page addressing mode can be
The first 128 bytes and the last 2 bytes of ROM are reserved for    used to specify memory addresses in the special page area. Ac-
device testing and the reset is user area for storing programs.     cess to this area with only 2 bytes is possible in the special page
                                                                    addressing mode.
Interrupt vector area

The interrupt vector area contains reset and interrupt vectors.

   RAM area                                                              000016
       RAM capacity
            (bytes)                                                               SFR area                                    Zero
                                                                                                                              page
              192     Address XXXX16                                     004016
              256
              384          00FF16                                        010016
              512          013F16
              640          01BF16                                   RAM
              768          023F16
              896          02BF16                                        XXXX16
            1024           033F16
            1536           03BF16                                                 Reserved area
            2048           043F16
                           063F16                                        044016                Not used
                           083F16
                                                                         0F0016   RAM area for serial I/O automatic transfer
                                                                         0F1F16

   ROM area           Address YYYY16  Address ZZZZ16                      0F8016                 Not used
                                                                         0FDF16
        ROM capacity         F00016          F08016                               RAM area for FLD automatic display
             (bytes)         E00016          E08016                      YYYY16                  Not used
               4096          D00016          D08016
               8192          C00016          C08016                                      Reserved ROM area
             12288           B00016          B08016                               (common ROM area,128 bytes)
             16384           A00016          A08016
             20480           900016          908016                      ZZZZ16
             24576           800016          808016
             28672           700016          708016                 RO   FF0016
             32768           600016          608016
             36864           500016          508016                 M
             40960           400016          408016
             45056           300016          308016                      FFDC16
             49152           200016          208016
             53248           100016          108016                               Interrupt vector area                       Special
             57344                                                                Reserved ROM area                           page
             61440
                                                                         FFFE16
                                                                         FFFF16

Fig. CA-1 Memory map

8
                                                                                    MITSUBISHI MICROCOMPUTERS

                                                                                             3819 Group

                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

000016  Port P0 (P0)                                             002016  Timer 1 (T1)
000116                                                           002116  Timer 2 (T2)
000216  Port P1 (P1)                                             002216  Timer 3 (T3)
                                                                         Timer 4 (T4)
000316  Port P2 (P2)                                             002316  Timer 5 (T5)
000416  Port P2 direction register (P2D)                         002416  Timer 6 (T6)
000516  Port P3 (P3)                                             002516  Serial I/O3 register (SIO3)
                                                                         Timer 6 PWM register (T6PWM)
000616  Port P4 (P4)                                             002616  Timer 12 mode register (T12M)
000716  Port P4 direction register (P4D)                         002716  Timer 34 mode register (T34M)
        Port P5 (P5)                                                     Timer 56 mode register (T56M)
000816  Port P5 direction register (P5D)                         002816  D-A conversion register (DA)
000916  Port P6 (P6)                                             002916  AD-DA control register (ADCON)
000A16  Port P6 direction register (P6D)                         002A16  A-D conversion register (AD)
        Port P7 (P7)
000B16  Port P7 direction register (P7D)                         002B16  Interrupt interval determination register (IID)
000C16  Port P8 (P8)                                             002C16
000D16  Port P8 direction register (P8D)                         002D16  Interrupt interval determination control register (IIDCON)
        Port P9 (P9)
000E16                                                           002E16  Port P0 segment/digit switch register (P0SDR)
000F16  Port PA (PA)                                             002F16  Port P2 digit/port switch register (P2DPR)
        Port PA direction register (PAD)                                 Port P8 segment/port switch register (P8SPR)
001016  Port PB (PB)                                             003016  Port PA segment/port switch register (PASPR)
001116  Port PB direction register (PBD)                         003116  FLDC mode register 1 (FLDM1)
001216                                                           003216  FLDC mode register 2 (FLDM2)
        Serial I/O automatic transfer data pointer (SIODP)               FLD data pointer (FLDDP)
001316                                                           003316  Zero cross detection control register (ZCRCON)
001416  Serial I/O1 control register (SIO1CON)                   003416  Interrupt edge selection register (INTEDGE)
001516                                                           003516  CPU mode register (CPUM)
        Serial I/O automatic transfer control register (SIOAC)           Interrupt request register 1 (IREQ1)
001616                                                           003616  Interrupt request register 2 (IREQ2)
001716  Serial I/O1 register (SIO1)                              003716  Interrupt control register 1 (ICON1)
                                                                         Interrupt control register 2 (ICON2)
001816  Serial I/O automatic transfer interval register (SIOAI)  003816
001916                                                           003916
001A16  Serial I/O2 control register (SIO2CON)                   003A16
        Serial I/O3 control register (SIO3CON)
001B16  Serial I/O2 register (SIO2)                              003B16
001C16                                                           003C16
001D16                                                           003D16

001E16                                                           003E16
001F16                                                           003F16

Fig. CA-2 Memory map of special function register (SFR)

                                                                                                                                     9
                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                               3819 Group

                                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

I/O PORTS                                                                  High-Breakdown-Voltage Output Ports
Direction Registers
                                                                           The 3819 group microprocessors have 7 ports with high-break-
The 3819 group has 54 programmable I/O pins arranged in 8 I/O              down-voltage pins (ports P0, P1, P20�P23, P3, P8, P9, PA). The
ports (ports P24�P27, P41�P44, P46, P47, P5�P8, PA, and PB).               high-breakdown-voltage ports have P-channel open-drain output
The I/O ports have direction registers which determine the input/          with VCC �40 V of breakdown voltage.
output direction of each individual pin. Each bit in a direction reg-      Each pin in ports P0, P1, P20�P23, P3, and P9 has an internal
ister corresponds to one pin, each pin can be set to be input or           pull-down resistor connected to VEE. Ports P8 and PA have no in-
output.                                                                    ternal pull-down resistors, so that connect an external resistor to
When "0" is written to the bit corresponding to a pin, that pin be-        each port. At reset, the P-channel output transistor of each port
comes an input pin. When "1" is written to that bit, that pin              latch is turned off, so it becomes VEE level ("L") by the pull-down
becomes an output pin.                                                     resistor.
If data is read from a pin which is set for output, the value of the       Writing "1" (weak drivability) to bit 7 of the FLDC mode register 1
port latch is read, not the value of the pin itself. A pin which is set    (address 003616) shows the rising transition of the output transis-
for input the value of the pin itself is read because the pin is in        tors for reducing transient noise. At reset, bit 7 of the FLDC mode
floating state. If a pin set for input is written to, only the port latch  register 1 is set to "0" (strong drivability).
is written to and the pin remains floating.

      Pin    Name      Input/Output          I/O Format                    Non-Port Function   Related SFRS          Diagram
            Port P0  Output                                                                                             No.
P00/SEG32/  Port P1                   High-breakdown-                      FLD automatic dis-
DIG0�       Port P2  Output           voltage P-channel                    play function       FLDC mode register 1
P07/SEG39/  Port P3                   open-drain output
DIG7        Port P4  Output           with pull-down                                           FLDC mode register 2
                     Input/output,    resistor
P10/SEG40/           individual bits  High-breakdown-                                          Port P0               (1)
DIG8�                Output           voltage P-channel
P17/DIG15                             open-drain output                                        segment/digit
                     Input            with pull-down                                           switch register
P20/DIG16�           Input/output,    resistor
P23/DIG19            individual bits  High-breakdown-                      FLD automatic dis- FLDC mode register 1 (1)
                                      voltage P-channel
P24�P27                               open-drain output                    play function       FLDC mode register 2 (2)
                                      with pull-down
P30/SEG24�                            resistor                                                 FLDC mode register 1
P37/SEG31                             TTL level input
                                      CMOS 3-state output                  FLD automatic dis- FLDC mode register 2   (3)
P40/INT0                              High-breakdown-                      play function
P45/INT1/                             voltage P-channel                                        Port P2 digit/port
ZCR                                   open-drain output
P42/INT2�                             with pull-down                                           switch register
P44/INT4                              resistor
P41                                                                                                                  (4)
P46/T1OUT,                            CMOS compatible
P47/T3OUT                             input level                          FLD automatic dis- FLDC mode register 1
                                                                                                                                    (5)
                                      CMOS compatible                      play function       FLDC mode register 2
                                      input level
                                      CMOS 3-state output                  External interrupt Interrupt edge         (6)
                                                                           input
                                                                                               selection register

                                                                           Zero cross detec- Zero cross detection
                                                                           tion circuit input control register
                                                                           (P45)                                     (7)

                                                                           Timer output                                             (4)
                                                                                               Timer 12 mode register

                                                                                                                                    (8)
                                                                                               Timer 34 mode register

10
                                                                        MITSUBISHI MICROCOMPUTERS

                                                                                     3819 Group

                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

      Pin    Name      Input/Output   I/O Format           Non-Port Function       Related SFRS        Diagram
P50/SIN2/                                                                                                 No.
AN8         Port P5  Input/output,
P51/SOUT2/           individual bits                                                                   (9)
AN9,        Port P6
P52/SCLK2/  Port P7  Output                                Serial I/O2 func- Serial I/O2 control
AN10        Port P8  Input/output,
P53/SRDY2/  Port P9  individual bits                       tion I/O           register                 (10)
AN11        Port PA  Input/output,
P54/SIN3/   Port PB  individual bits                       A-D conversion in- AD/DA control regis-
AN12
P55/SOUT3/                                                 put                ter
AN13,
P56/SCLK3/                            CMOS compatible                                                  (11)
AN14                                  input level
P57/SRDY3/
AN15                                  CMOS 3-state output
P60                                                                                                                                         (9)
P61/PWM
                                                           Serial I/O3 func- Serial I/O3 control
P62/CNTR0,                                                                    register
P63/CNTR1                                                  tion I/O
P64/SIN1                                                                                               (10)
P65/SOUT1,                                                 A-D conversion in- AD/DA control regis-
P66/SCLK11                                                                    ter
P67/SRDY1/                                                 put
CS/SCLK12
P70/AN0�                                                                                               (11)
P77/AN7
                                                                                                       (4)
P80/SEG8�
P87/SEG15                                                  PWM (timer) out- Timer 56 mode regis-       (8)

P90/SEG16�                                                 put                ter
P97/SEG23
                                      CMOS compatible      Timer input        Interrupt edge selec-    (7)
PA0/SEG0�                             input level                             tion register
PA7/SEG7
                                      CMOS 3-state output                     Serial I/O1 control      (9)
PB0/XCOUT,
PB1/XCIN                                                   Serial I/O1 func-  register                 (10)
                                                           tion I/O
PB2/DA                                                                        Serial I/O automatic
                                                                              transfer control regis-
PB3
                                                                              ter                      (11)

                                      CMOS compatible      A-D conversion in- AD/DA control regis-     (12)
                                      input level
                                                           put                ter

                                      CMOS 3-state output

                                      CMOS compatible                         FLDC mode register
                                      input level                             Segment/port switch (13)
                                                                              register
                                      High-breakdown-
                                      voltage P-channel    FLD automatic
                                      open-drain output    display function
                                      with pull-down
                                      resistor                                FLDC mode register       (5)

                                      High-breakdown-
                                      voltage P-channel
                                      open-drain output
                                      with pull-down
                                      resistor

                                      CMOS compatible                         FLDC mode register
                                      input level                             Segment/port switch (13)
                                                                              register
                                      High-breakdown-
                                      voltage P-channel
                                      open-drain output

                                      CMOS compatible      I/O for sub-clock                           (14)
                                                           generating circuit CPU mode register        (15)

                                      input level          D-A conversion AD/DA control regis-

                                      CMOS 3-state output output              ter                      (16)

                                                                                                       (4)

Note : Make sure that the input level at each pin is either 0 V or VCC during execution of the STP instruction. When an input level is at an intermediate poten-
         tial, a current will flow from VCC to VSS through the input-stage gate.

                                                                                                                                                 11
                                                                                              MITSUBISHI MICROCOMPUTERS

                                                                                                       3819 Group

                                                                                   SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

(1) Ports P0, P10, P11

                                                                       Shift signal from previous stage
                                                                                     S/D switch register

                   Blanking signal                                            Dimmer signal                           V
                   for key-scan                                                         (Note)
                                                                                                                 VEE
                           Data bus                                    Port latch
                                                                                                              V
                   Local data bus

                                                                       Shift signal to next stage

(2) Ports P12�P17

                                                                       Shift signal from previous stage

                                                                                           Dimmer signal
                                                                                                      (Note)

                                                             Data bus  Port latch

                                                                       Shift signal to next stage             VEE

(3) Ports P20�P23                                                                                                   V

                                                             Shift signal from previous stage                   VEE
                                                                            D/P switch register

                                                             Data bus        Dimmer signal
                                                                                        (Note)

                                                                       Port latch

                   Blanking signal
                   for key-scan

                                         Shift signal to next stage

(4) Ports P24�P27, P41, P60, PB3                                       Direction
                                    Data bus                           register

                                                                       Port latch

            V : High-breakdown-voltage P-channel transistor
            Note: The dimmer signal sets the Toff timing.
Fig. UA-2 Port block diagram (1)

12
                                                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                                                   3819 Group

                                                                                               SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

(5) Ports P3, P9

                                                               Local data bus              Dimmer signal
                                                                                                     (Note)

                                                               Data bus                    Port latch               V

                                                                                                                    VEE

(6) Ports P40, P45

                                                                               Data bus

                                                               INT0, INT1 interrupt input

                                                               Zero cross
                                                               detection
                                                               circuit
                                                               input
                                                               (only P4 5)

(7) Ports P42�P44, P62, P63

                                                               Data bus        Direction
                                                                               register

                                                                               Port latch

                                                                                         INT2�INT4 interrupt input
                                                                                         CNTR0,CNTR1 input

(8) Ports P46, P47, P61

                                                               Timer 1 output selection bit
                                                               Timer 3 output selection bit
                                                               Timer 6 output selection bit

                                                                            Direction
                                                                            register

                                                               Data bus        Port latch

                                                                               Timer 1 output
                                                                               Timer 3 output
                                                                               Timer 6 output

              V : High-breakdown-voltage P-channel transistor
              Note: The dimmer signal sets the Toff timing.

Fig. UA-3 Port block diagram (2)

                                                                                                                         13
                                                                            MITSUBISHI MICROCOMPUTERS

                                                                                     3819 Group

                                                                 SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

    (9) Ports P50, P54, P64

                                  Data bus  Direction
                                            register

                                            Port latch

                                                                                                    Serial I/O input

                                                                                             A-D conversion input
                                                                                                  Analog input pin selection bit

    (10) Ports P51, P52, P55, P56, P65, P66

                                                                         P-channel output disable signal
                                                                     Output OFF control signal
                                                          Serial I/O port selection bit

                                                                         Direction
                                                                         register

                                  Data bus  Port latch

    (11) Ports P53, P57, P67                         SOUT or SCLK
                                                                   Serial clock input
                                                                          (only P52, P56, P66)
                                                                      A-D conversion input
                                                                           Analog input pin selection bit

                                            SRDY output enable bit
                                                    Direction
                                                    register

                                  Data bus  Port latch

                                            Serial ready output  CS input
                                            or SCLK

                                                                           (only P67)

                                                        A-D conversion input
                                                             Analog input pin selection bit

    (12) Port P7

                                            Direction
                                            register

                                  Data bus  Port latch

                                                        A-D conversion input
                                                             Analog input pin selection bit

Fig. UA-4 Port block diagram (3)

14
                                                                                                    MITSUBISHI MICROCOMPUTERS

                                                                                                             3819 Group

                                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

(13) Ports P8, PA

                                                                   Local     S/P switch register                                  V
                                                                   data bus
                                                                   Data bus                   Dimmer signal      read
                                                                                                         (Note)

                                                                                  Directionregister

                                                                                      Port latch

(14) Port PB0                                                      Data bus      Port XC switch
(15) Port PB1                                                                    bit
                                                                              Direction
                                                                              register

                                                                             Port latch

                                                                   Data bus                                        Oscillation circuit
                                                                                                          Port PB1

                                                                                                                   Port XC switch bit

                                                                                  Port XC switch
                                                                                  bit
                                                                             Direction
                                                                             register

                                                                             Port latch

                                                                             Sub-clock generating circuit input

(16) Port PB2

                                                                   Data bus  Direction
                                                                             register

                                                                             Port latch

                  V : High-breakdown-voltage P-channel transistor            D-A conversion output
                  Note: The dimmer signal sets the Toff timing.                                  D-A output enable bit

Fig. UA-5 Port block diagram (4)                                                                                                                         15
                                                                                                               MITSUBISHI MICROCOMPUTERS

                                                                                                                            3819 Group

                                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

INTERRUPTS                                                                               Interrupt Operation

Interrupts occur by 20 sources: 5 external, 14 internal, and 1 soft-                     When an interrupt is received, the contents of the program counter
ware.                                                                                    and processor status register are automatically stored into the
                                                                                         stack. The interrupt disable flag is set to inhibit other interrupts
Interrupt Control                                                                        from interfering. The corresponding interrupt request bit is cleared
                                                                                         and the interrupt jump destination address is read from the vector
Each interrupt is controlled by an interrupt request bit, an interrupt                   table into the program counter.
enable bit, and the interrupt disable flag except for the software in-
terrupt set by the BRK instruction. An interrupt occurs if the                           Notes on Use
corresponding interrupt request and enable bits are "1" and the in-
terrupt disable flag is "0".                                                             When the active edge of an external interrupt (INT0 to INT4) is
Interrupt enable bits can be set or cleared by software.                                 changed or when switching interrupt sources in the same vector
Interrupt request bits can be cleared by software, but cannot be                         address, the corresponding interrupt request bit may also be set.
set by software.                                                                         Therefore, please take following sequence;
The BRK instruction cannot be disabled with any flag or bit.                             (1) Disable the external interrupt which is selected.
The I (interrupt disable) flag disables all interrupts except the BRK                    (2) Change the active edge.
instruction interrupt.                                                                   (3) Clear the interrupt request bit which is selected to "0".
                                                                                         (4) Enable the external interrupt which is selected.

Table 1. Interrupt vector addresses and priority

  Interrupt Source  Priority  Vector Addresses (Note 1)                                          Interrupt Request                        Remarks
Reset (Note 2)          1                                                                     Generating Conditions
INT0                    2     High                Low                                    At reset                           Non-maskable
                        3                                                                At detection of either rising or   External interrupt (active edge
INT1/ZCR               4      FFFD16              FFFC16                                 falling edge of INT0 input         selectable)
                                                                                         At detection of either rising or   External interrupt (active edge
INT2                    5     FFFB16              FFFA16                                 falling edge of INT1/ZCR input     selectable)
Remote control/                                                                          At detection of either rising or   External interrupt (active edge
counter overflow       6      FFF916              FFF816                                 falling edge of INT2 input         selectable)
Serial I/O1                                                                                                                 Valid when interrupt interval
Serial I/O                    FFF716              FFF616                                 At 8-bit counter overflow          determination is operating
automatic transfer                                                                                                          Valid when serial I/O ordinary
Serial I/O2                   FFF516              FFF416                                 At completion of data transfer     mode is selected
                              FFF316              FFF216                                                                    Valid when serial I/O automatic
                                                                                         At completion of the last data     transfer mode is selected
                                                                                         transfer                           Valid when serial I/O2 is se-
                                                                                                                            lected
                                                                                         At completion of data transfer     Valid when serial I/O3 is se-
                                                                                                                            lected
Serial I/O3         7         FFF116              FFF016                                 At completion of data transfer     STP release timer underflow

Timer 1             8         FFEF16              FFEE16                                 At timer 1 underflow               External interrupt (active edge
Timer 2                                                                                                                     selectable)
Timer 3             9         FFED16              FFEC16                                 At timer 2 underflow               Valid when INT4 interrupt is
Timer 4                                                                                                                     selected
Timer 5             10        FFEB16              FFEA16                                 At timer 3 underflow               External interrupt (active
Timer 6                                                                                                                     edge selectable)
                    11        FFE916              FFE816                                 At timer 4 underflow               Valid when A-D conversion in-
INT3                                                                                                                        terrupt is selected
                    12        FFE716              FFE616                                 At timer 5 underflow
                                                                                                                            Valid when FLD blanking in-
                    13        FFE516              FFE416                                 At timer 6 underflow               terrupt is selected

                    14        FFE316              FFE216                                 At detection of either rising or   Valid when FLD digit interrupt
                                                                                                                            is selected
                                                                                         falling edge of INT3 input         Non-maskable software inter-
                                                                                                                            rupt
INT4                                                                                     At detection of either rising or
A-D conversion
FLD blanking        15        FFE116              FFE016                                 falling edge of INT4 input
FLD digit
                                                                                         At completion of A-D conver-
                                                                                         sion

                                                                                         At falling edge of the last digit

                                                                                         immediately before blanking

                    16        FFDF16              FFDE16                                 period starts

                                                                                         At rising edge of each digit

BRK instruction     17        FFDD16              FFDC16                                 At BRK instruction execution

Notes 1 : Vector addresses contain interrupt jump destination addresses.
          2 : Reset function in the same way as an interrupt with the highest priority.

16
                                                                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                                                                           3819 Group

                                                                                                                       SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                                      Interrupt request bit                                                                Interrupt request
                                       Interrupt enable bit

                                                            Interrupt disable flag (I)

                                                                                               BRK instruction
                                                                                                            Reset

Fig. DD-1 Interrupt control

b7  b0  Interrupt edge selection register

        (INTEDGE : address 003A 16)

        INT0 interrupt edge selection bit           0 : Falling edge active
        INT1/ZCR interrupt edge selection bit       1 : Rising edge active
        INT2 interrupt edge selection bit
        INT3 interrupt edge selection bit
        INT4 interrupt edge selection bit

                                                             0 : INT4 interrupt
        INT4/AD conversion interrupt switch bit 1 : A-D conversion interrupt

        CNTR0 pin active edge switch bit            0 : Rising edge count
        CNTR1 pin active edge switch bit            1 : Falling edge count

b7  b0  Interrupt request register 1                                                                               b7  b0  Interrupt request register 2

        (IREQ1 : address 003C16)                                                                                           (IREQ2 : address 003D16)

        INT0 interrupt request bit                                                                                                          Timer 3 interrupt request bit
        INT1/ZCR interrupt request bit                                                                                                      Timer 4 interrupt request bit
        INT2 interrupt request bit                                                                                                          Timer 5 interrupt request bit
        Remote control/counter overflow                                                                                                     Timer 6 interrupt request bit
                                                                                                                                            INT3 interrupt request bit
                  interrupt request bit                                                                                                     INT4 interrupt request bit
        Serial I/O1 interrupt request bit                                                                                                   AD conversion interrupt request bit
        Serial I/O automatic transfer                                                                                                       FLD blanking interrupt request bit
                                                                                                                                            FLD digit interrupt request bit
                  interrupt request bit                                                                                                     Not used (returns "0" when read)
        Serial I/O2 interrupt request bit
        Serial I/O3 interrupt request bit                                                                              0 : No interrupt request issued
        Timer 1 interrupt request bit                                                                                  1 : Interrupt request issued
        Timer 2 interrupt request bit

b7  b0  Interrupt control register 1                                                                               b7           b0
                                                                                                                                        Interrupt control register 2
        (ICON1 : address 003E16)                                                                                                        (ICON2 : address 003F 16)

        INT0 interrupt enable bit                                                                                                           Timer 3 interrupt enable bit
        INT1/ZCR interrupt enable bit                                                                                                       Timer 4 interrupt enable bit
        INT2 interrupt enable bit                                                                                                           Timer 5 interrupt enable bit
        Remote control/counter overflow                                                                                                     Timer 6 interrupt enable bit
                                                                                                                                            INT3 interrupt enable bit
                  interrupt enable bit                                                                                                      INT4 interrupt enable bit
        Serial I/O1 interrupt enable bit                                                                                                    AD conversion interrupt enable bit
        Serial I/O automatic transfer                                                                                                       FLD blanking interrupt enable bit
                                                                                                                                            FLD digit interrupt enable bit
                  interrupt enable bit                                                                                                      Not used (returns "0" when read)
        Serial I/O2 interrupt enable bit                                                                                                    (do not write "1" to this bit)
        Serial I/O3 interrupt enable bit
        Timer 1 interrupt enable bit                                                                                   0 : Interrupts disabled
        Timer 2 interrupt enable bit                                                                                   1 : Interrupts enabled

Fig. DD-2 Structure of interrupt-related registers

                                                                                                                                                                                 17
                                                                                   MITSUBISHI MICROCOMPUTERS

                                                                                            3819 Group

                                                                        SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

TIMERS

The 3819 group has 6 built-in timers: timer 1, timer 2, timer 3,
timer 4, timer 5, and timer 6.
Each timer has the 8-bit timer latch. The timers count down.
Once a timer reaches 0016, at the next count pulse the contents of
each timer latch is loaded into the corresponding timer, and sets
the corresponding interrupt request bit to "1".
The count can be stopped by setting the stop bit of each timer to
"1". The internal clock  can be set to either the high-speed mode
or low-speed mode with the CPU mode register. At the same time,
timer internal count source is switched to either f(XIN) or f(XCIN).

Timer 1 and Timer 2

The count sources of timer 1 and timer 2 can be selected by set-
ting the timer 12 mode register. A rectangular waveform of timer 1
underflow signal divided by 2 is output from the P46/T1OUT pin.
The waveform polarity changes each time timer 1 overflows. The
active edge of the external clock CNTR0 can be switched with the
bit 6 of the interrupt edge selection register.
At reset or when executing the STP instruction, all bits of the timer
12 mode register are cleared to "0", timer 1 is set to "FF16", and
timer 2 is set to "0116".

Timer 3 and Timer 4

The count sources of timer 3 and timer 4 can be selected by set-
ting the timer 34 mode register. A rectangular waveform of timer 3
underflow signal divided by 2 is output from the P47/T3OUT pin.
The waveform polarity changes each time timer 3 overflows.
The active edge of the external clock CNTR1 can be switched with
the bit 7 of the interrupt edge selection register.

Timer 5 and Timer 6

The count sources of timer 5 and timer 6 can be selected by set-
ting the timer 56 mode register.
A rectangular waveform of timer 6 underflow signal divided by 2 is
output from the P61/PWM pin. The waveform polarity changes
each time timer 6 overflows.

Timer 6 PWM Mode

Timer 6 can output a rectangular waveform with duty cycle n/(n +
m) from the P61/PWM pin by setting the timer 56 mode register
(refer to fig. FB-3). The n is the value set in timer 6 latch (address
002516) and m is the value in the timer 6 PWM register (address
002716). If n is "0", the PWM output is "L", if m is "0", the PWM out-
put is "H"(n=0 is prior than m=0). In the PWM mode, interrupts
occur at the rising edge of the PWM output.

18
                                                                                                                 MITSUBISHI MICROCOMPUTERS

                                                                                                                          3819 Group

                                                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                                                                                                        Data bus

                                                                         Timer 1

          XCIN                            Internal system                count       Timer 1 latch (8)                        RESET
           XIN                            clock selection                source                                               STP instruction
  P46/T1OUT                         "1" bit                                                                       Timer 1 interrupt request
                                                              "1" selection bit                       FF16
P62/CNTR0                                            1/16                                                         Timer 2 interrupt request
P47/T3OUT                          "0"                                              Timer 1 (8)
                                                                                                                  Timer 3 interrupt request
P63/CNTR1                                        P46 latch          "0"       Timer 1
                                                                                                                  Timer 4 interrupt request
                                                                              count stop

                                                                              bit

                                                       1/2               Timer 2
                                      Timer 1 output
                                      selection bit                      count       Timer 2 latch (8)
                                                                         source
                                    P46 direction register
                                                              "00" selection bit                      0116
                                          Rising/falling
                                          edge switch         "01"                   Timer 2 (8)

                                                                    "10" Timer 2
                                                                             count stop
                                                                             bit

                                                                         Timer 3

                                                                         count       Timer 3 latch (8)
                                                                         source

                                                              "1" selection bit

                                                                                     Timer 3 (8)

                                                   P47 latch  "0" Timer 3
                                                       1/2              count stop bit

                                      Timer 3 output                     Timer 4
                                      selection bit
                                                                         count       Timer 4 latch (8)
                                    P47 direction register               source

                                          Rising/falling      "01" selection bit
                                          edge switch
                                                              "00"                       Timer 4 (8)
                                                                      "10"
                                                                                 Timer 4
                                                                                 count stop
                                                                                 bit

                                                                         Timer 5

                                                                         count       Timer 5 latch (8)
                                                                         source

                                                              "1" selection bit

                                                                                     Timer 5 (8)                  Timer 5 interrupt request
                                                                                                                  Timer 6 interrupt request
                                                              "0"           Timer 5

                                                                            count stop bit

                                                                         Timer 6

                                                                         count       Timer 6 latch (8)
                                                                         source

                                                              "01" selection bit

                                                              "00"                     Timer 6 (8)

                                                                   "10" Timer 6
                                                                           count stop

                                                                         bit

                                                                         Timer 6 PWM register (8)

                           P61/PWM  P61 latch

Fig. FB-1 Timer block diagram                                 "1" PWM

                                    Timer 6 output            "0"        1/2
                                    selection bit
                                                              Timer 6 operating
                                                              mode selection bit

                                    P61 direction register

                                                                                                                                               19
                                                                     MITSUBISHI MICROCOMPUTERS

                                                                              3819 Group

                                                          SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

    b7  b0  Timer 12 mode register                    b7  b0
                                                                   Timer 34 mode register
            (T12M : address 002816)                                (T34M : address 002916)

            Timer 1 count stop bit                                 Timer 3 count stop bit
               0 : Operating                                           0 : Operating
               1 : Stopped                                             1 : Stopped

            Timer 2 count stop bit                                 Timer 4 count stop bit
               0 : Operating                                           0 : Operating
               1 : Stopped                                             1 : Stopped

            Timer 1 count source selection bit                     Timer 3 count source selection bit
               0 : f(XIN)/16 or f(XCIN)/16                             0 : f(XIN)/16 or f(XCIN)/16
               1 : f(XCIN)                                             1 : Timer 2 underflow

            Not used (returns "0" when read)                       Not used (returns "0" when read)
            Timer 2 count source selection bits                    Timer 4 count source selection bits

              b5 b4                                                   b5 b4
               0 0 : Timer 1 underflow                                 0 0 : f(XIN)/16 or f(XCIN)/16
               0 1 : f(XCIN)                                           0 1 : Timer 3 underflow
               1 0 : External count input CNTR0                        1 0 : External count input CNTR1
               1 1 : Not available                                     1 1 : Not available
            Timer 1 output selection bit (P46)                     Timer 3 output selection bit (P47)
               0 : I/O port                                            0 : I/O port
               1 : Timer 1 output                                      1 : Timer 3 output
            Not used (returns "0" when read)                       Not used (returns "0" when read)

    b7  b0  Timer 56 mode register

            (T56M : address 002A16)

            Timer 5 count stop bit
               0 : Operating
               1 : Stopped

            Timer 6 count stop bit
               0 : Operating
               1 : Stopped

            Timer 5 count source selection bit
               0 : f(XIN)/16 or f(XCIN)/16
               1 : Timer 4 underflow

            Timer 6 operation mode selection bit
               0 : Timer mode
               1 : PWM mode

            Timer 6 count source selection bits
              b5 b4
               0 0 : f(XIN)/16 or f(XCIN)/16
               0 1 : Timer 5 underflow
               1 0 : Timer 4 underflow
               1 1 : Not available

            Timer 6 (PWM) output selection bit (P61)
               0 : I/O port
               1 : Timer 6 output

            Not used (returns "0" when read)
            (do not write "1")

Fig. FB-2 Structure of timer-related registers

20
                                                                       MITSUBISHI MICROCOMPUTERS

                                                                                3819 Group

                                                            SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                         ts

Timer 6
count
source

Timer 6
PWM output

                             n ! ts                 m ! ts

                                      (n + m) ! ts

Timer 6 interrupt request                                   Timer 6 interrupt request

Note: If the value set in timer 6 is n and the value set in the timer 6 PWM register is m, a PWM waveform with
         duty cycle n/(n + m) and period (n + m) 5 ts (ts : the frequency of the timer 6 count source) is output.

Fig. FB-3 Timing in timer 6 PWM mode

                                                                                                                   21
                                                                                 MITSUBISHI MICROCOMPUTERS

                                                                                          3819 Group

                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

SERIAL I/O

The 3819 group has built-in 8-bit clock synchronized serial I/O ! 3
channels (serial I/O1, serial I/O2, and serial I/O3).
Serial I/O1 builds in the automatic transfer function. The function
can be switched to the serial I/O ordinary mode with the serial I/O
automatic transfer control register (address 001A16).
Serial I/O2 and Serial I/O3 can be used only in the serial I/O ordi-
nary mode.
The I/O pins of the serial I/O function are also used as I/O ports
P5 and P64�P67, and their operation is selected with the serial I/O
control registers (addresses 001916, 001D16, and 001E16).

Serial I/O Control Registers
                   (SIO1CON, SIO2CON, SIO3CON)
                                 001916, 001D16, 001E16

Each of the serial I/O control registers (addresses 001916,
001D16, and 001E16) consists of 8 selection bits which control the
serial I/O function.

22
                                                                                                                 MITSUBISHI MICROCOMPUTERS

                                                                                                                          3819 Group

                                                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                    Main          Local                       SI/O automatic                          Main data Local data
                    address bus address bus                    transfer RAM                           bus           bus
                                                            (0F0016 to 0F1F16)

                                  Address decorder                     SI/O automatic
                                                                        transfer data
                                                                                                                         Serial I/O automatic
                                                                            pointer                                      transfer interrupt request
                                                                       SI/O automatic                                    Serial I/O1
                                                                                                                         interrupt request
                                                                           transfer
                                                                          controller

                                                            SI/O automatic transfer
                                                                 interval register

        XCIN        Internal                     SCLK1                                          1/8
                    system clock                                             Frequency divider
          XIN                                                                                   1/16
P67/SRDY1/
CS/SCLK12      "1" selection bit                                                                1/32

                                                                                                1/64

               "0"  P67 latch                 Synchronous                                        1/128
                                              clock selection                                    1/256
                                              bit
                    (Note)                                  "1"                               Internal synchronous
                                  SRDY1 Synchronization

                                                   circuit         "0" clock selection bit

                    CS                             External clock
                      P66 latch

                    "0"

P66/SCLK11                                                  Serial I/O counter 1(3)
                                 "1"

              Serial I/O1 port selection bit

P65/SOUT1           "0" P65 latch

                "1"
Serial I/O1 port selection bit

P64/SIN1                                                    Serial I/O shift register 1(8)

                                                    SCLK2                                       1/8
                                                                            Frequency divider
                                                                                                1/16

                                                                                                1/32

                        P53 latch                Synchronous                                     1/64
                                                 clock selection                                 1/128
                         "0"                     bit                                             1/256
                                    SRDY2                   "1"
P53/SRDY2                                                                                     Internal synchronous
                         "1"                  Synchronization                                 clock selection bit
               SRDY2 output selection bit           circuit

                                                   External clock "0"

                                "0" P52 latch               Serial I/O counter 2(3)                                      Serial I/O2
P52/SCLK2                                                                                                                interrupt request
                                                                                                                         Serial I/O3
                                "1"                                                                                      interrupt request
            Serial I/O2 port selection bit

P51/SOUT2           "0" P51 latch
                    "1"

Serial I/O2 port selection bit

P50/SIN2                                                    Serial I/O shift register 2(8)

                                                    SCLK3                                       1/8
                                                                            Frequency divider
                                                                                                1/16

                                                                                                1/32

                                                                                                1/64

                    P57 latch                                                                    1/128
                                                                                                 1/256
                    "0"                                          "1"
                                                                                              Internal synchronous
P57/SRDY3           "1"           SRDY3       Synchronization                                 clock selection bit
                                                    circuit
               SRDY2 output selection bit
                                                   External clock "0"

                                "0" P56 latch                      Serial I/O counter 3(3)
P56/SCLK3                                                   Serial I/O shift register 3(8)

            Serial I/O3 port"1s"election bit

P55/SOUT3           "0" P55 latch
                    "1"

Serial I/O3 port selection bit

P54/SIN3

               Note: Selected with the synchronous clock selection bit, SRDY1 output selection bit, serial I/O1 port selection bit (these 3 bits are of the serial
                        I/O1 control register), automatic transfer control bit, and synchronous clock output pin selection bit (these 2 bits are ofthe serial I/O
                        automatic transfer register).

Fig. GA-1 Serial I/O block diagram

                                                                                                                                                                    23
                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                      3819 Group

                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

    b7  b0 Serial I/O1 control register                       b7  b0 Serial I/O2 control register

        (SIO1CON(SC1) : address 001916)                           (SIO2CON(SC2) : address 001D16)

        Internal synchronous clock selection bits                 Internal synchronous clock selection bits

        b2 b1 b0                                                  b2 b1 b0

           0 0 0 : f(XIN)/8 or f(XCIN)/8                             0 0 0 : f(XIN)/8 or f(XCIN)/8
           0 0 1 : f(XIN)/16 or f(XCIN)/16                           0 0 1 : f(XIN)/16 or f(XCIN)/16
           0 1 0 : f(XIN)/32 or f(XCIN)/32                           0 1 0 : f(XIN)/32 or f(XCIN)/32
           0 1 1 : f(XIN)/64 or f(XCIN)/64                           0 1 1 : f(XIN)/64 or f(XCIN)/64
           1 1 0 : f(XIN)/128 or f(XCIN)/128                         1 1 0 : f(XIN)/128 or f(XCIN)/128
           1 1 1 : f(XIN)/256 or f(XCIN)/256                         1 1 1 : f(XIN)/256 or f(XCIN)/256
        Serial I/O1 port selection bit (P65, P66, and P67 V)      Serial I/O2 port selection bit (P51, and P52)
           0 : I/O port                                              0 : I/O port
           1 : SOUT1,SCLK11,and SCLK12 V output pins                 1 : SOUT2 and SCLK2 output pins
        SRDY1 output selection bit (P67)                          SRDY2 output selection bit (P53)
           0 : I/O port                                              0 : I/O port
           1 : SRDY1/CS V output pin (Note)                          1 : SRDY2 output pin
        Transfer direction selection bit                          Transfer direction selection bit

        0 : LSB first                                             0 : LSB first

        1 : MSB first                                             1 : MSB first

        Synchronous clock selection bit                           Synchronous clock selection bit

        0 : External clock                                        0 : External clock

        1 : Internal clock                                        1 : Internal clock

        P65/SOUT1 P-channel output disable bit                    P51/SOUT2 P-channel output disable bit
           0 : CMOS output (in output mode)                          0 : CMOS output (in output mode)

        1 : N-channel open-drain output                           1 : N-channel open-drain output
            (in output mode)                                          (in output mode)

    b7  b0 Serial I/O3 control register

        (SIO3CON(SC3) : address 001E16)

        Internal synchronous clock selection bits

        b2 b1 b0

           0 0 0 : f(XIN)/8 or f(XCIN)/8
           0 0 1 : f(XIN)/16 or f(XCIN)/16
           0 1 0 : f(XIN)/32 or f(XCIN)/32
           0 1 1 : f(XIN)/64 or f(XCIN)/64
           1 1 0 : f(XIN)/128 or f(XCIN)/128
           1 1 1 : f(XIN)/256 or f(XCIN)/256
        Serial I/O3 port selection bit (P55 and P56)
           0 : I/O port

           1 : SOUT3 and SCLK3 output pins
        SRDY3 output selection bit (P57)

           0 : I/O port

           1 : SRDY3 and SCLK3 output pins
        Transfer direction selection bit

           0 : LSB first
           1 : MSB first
        Synchronous clock selection bit
           0 : External clock
           1 : Internal clock
        P55/SOUT3 P-channel output disable bit
           0 : CMOS output (in output mode)

        1 : N-channel open-drain output
            (in output mode)

    V : Valid only in serial I/O automatic transfer mode.
    Note: When the external clock is selected in the serial I/O1 automatic transfer mode, the SRDY1 signal pin becomes the CS signal input pin.

Fig. GA-2 Structure of serial I/O control registers

24
(1) Serial I/O Ordinary Mode                                                                      MITSUBISHI MICROCOMPUTERS

      Either an internal clock or an external clock can be selected                                      3819 Group
      as the synchronous clock for serial I/O transfer. A dedicated
      divider is built in as the internal clock for selecting of 6 clocks.             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
      If internal clock is selected, transfer starts with a write signal
      to a serial I/O register (addresses 001B16, 001F16, or                    If external clock is selected, control the clock externally be-
      002616). After 8 bits have been transferred, the SOUT pin goes            cause the contents of the serial I/O register continue to shift
      to high impedance state.                                                  during inputting the transfer clock. In this case, note that the
                                                                                SOUT pin does not go to high impedance state at the comple-
                                                                                tion of data transfer.
                                                                                The interrupt request bit is set at the completion of the trans-
                                                                                fer of 8 bits, regardless of whether the internal or external
                                                                                clock is selected.

Synchronous
            clock

Transfer clock

Serial I/O register     D0                                                  D1  D2  D3  D4  D5  D6              (Note)
        write signal                                                                                        D7

Serial I/O output
                 SOUT

   Serial I/O input
                   SIN

  Receive enable
               signal
                 SRDY

                                                                                                    Interrupt request bit set

Note : If internal clock is selected, the SOUT pin goes to high impedance state
         at the completion of data transfer.

Fig. GA-3 Serial I/O timing in the serial I/O ordinary mode (for LSB first)

(2) Serial I/O Automatic Transfer Mode                                          b7          b0  Serial I/O automatic transfer control register

      The serial I/O1 has the automatic transfer function. For auto-                            (SIOAC : address 001A16)
      matic transfer, switch to the automatic transfer mode by
      setting the serial I/O automatic transfer control register (ad-                           Automatic transfer control bit
      dress 001A16).
      The following memory spaces and registers used to enable                                  0 : Serial I/O ordinary mode
      automatic transfer mode:
      � 32-byte serial I/O automatic transfer RAM                                               (serial I/O1 interrupt)
      � A serial I/O automatic transfer control register
      � A serial I/O automatic transfer interval register                                       1 : Automatic transfer mode
      � A serial I/O automatic transfer data pointer
      When using serial I/O automatic transfer, set the serial I/O1                             (serial I/O1 automatic transfer interrupt)
      control register (address 001916) in the same way as the se-
      rial I/O ordinary mode. However, note that when external                                  Automatic transfer start bit
      clock is selected, port P67 becomes the CS input pin by set-
      ting the bit 4 (the SRDY1 output selection bit ) of the serial I/O1                       0 : Transfer completion
      control register to "1".
                                                                                                1 : Transferring(starts by writing "1")
Serial I/O Automatic Transfer Control Register
                                           (SIOAC) 001A16                                       Transfer mode switch bit

The serial I/O automatic transfer control register (address 001A16)                             0 : Fullduplex(transmit and receive)
consists of 4 bits which control automatic transfer.
                                                                                                mode

                                                                                                1 : Transmit-only mode

                                                                                                Synchronous clock output

                                                                                                pin selection bit

                                                                                                0 : SCLK11

                                                                                                1 : SCLK12

                                                                                                Not used (return "0" when read)

                                                                                Fig. GA-4 Structure of serial I/O automatic transfer control register

                                                                                                                                                25
                                                                      MITSUBISHI MICROCOMPUTERS

                                                                                   3819 Group

                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Serial I/O Automatic Transfer Data Pointer                            q Setting of Serial I/O Automatic Transfer
                                           (SIODP) 001816                Data

The serial I/O automatic transfer data pointer (address 001816)           When data is stored in the serial I/O automatic transfer RAM,
consists of 5 bits which indicate addresses in serial I/O automatic       store the first data at the address set with the serial I/O auto-
transfer RAM (the value which adds 0F0016 to the serial I/O auto-         matic transfer data pointer so that the last data can be stored
matic transfer data pointer is actual address in memory).                 at address 0F0016.
Set the value (the number of transfer data-1) to the serial I/O au-
tomatic transfer data pointer for specifying the storage address of   Serial I/O Automatic Transfer Interval Register
first data.                                                                                                       (SIOAI) 001C16

q Serial I/O Automatic Transfer RAM                                   The serial I/O automatic transfer interval register (address
                                                                      001C16) consists of a 5-bit counter that determines the transfer in-
    The serial I/O automatic transfer RAM is the 32 bytes from ad-    terval Ti during automatic transfer.
    dress 0F0016 to address 0F1F16.                                   When writing the value n to the serial I/O automatic transfer inter-
                                                                      val register, Ti=(n+2) ! Tc (Tc: the length of one bit of the transfer
                                                                      clock) occurs. However, note that this transfer interval setting is
                                                                      valid only when selecting the internal clock as the clock source.

                Bit  7  6  5  4  3  2  1                 0
    Address

    0F0016

    0F0116

    0F0216

    0F1D16
    0F1E16
    0F1F16

Fig. GA-5 Bit allocation of serial I/O automatic transfer RAM

     Transfer clock              DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7

    Serial I/O output            DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7
                   SOUT          TC

     Serial I/O input
                     SIN

                                                         1-byte data  Ti

Fig. GA-6 Serial I/O automatic transfer interval timing

26
                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                       3819 Group

                                                                          SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

q Setting of Serial I/O Automatic Transfer                                (2.1) Operation in Full Duplex Mode
   Timing
                                                                          In full duplex mode, data can be transmitted and received at the
    The timing of serial I/O automatic transfer is set with the serial    same time. Data in the automatic transfer RAM is transmitted in
    I/O1 control register (address 001916) and the serial I/O auto-       sequence in accordance with the serial I/O automatic transfer data
    matic transfer interval register (address 001C16).                    pointer and simultaneously reception data is written to the auto-
    The serial I/O1 control register sets the transfer clock speed,       matic transfer RAM.
    and the serial I/O automatic transfer interval register sets the      The transfer timing of each bit is the same as that in ordinary op-
    serial I/O automatic transfer interval. This setting of transfer in-  eration mode, and the transfer clock stops at "H" after eight
    terval is valid only when selecting the internal clock as the         transfer clocks are counted.
    clock source.                                                         When selecting the internal clock, the transfer clock remains at "H"
                                                                          for the time set with the serial I/O automatic transfer interval regis-
q Start of Serial I/O Automatic Transfer                                  ter, then the data at the next address (the address is indicated with
                                                                          the serial I/O automatic transfer data pointer) are transferred.
    Automatic transfer mode is set by writing "1" to the bit 0 of the     If when selecting the external clock, the setting of the automatic
    serial I/O automatic transfer control register (address 001A16),      transfer interval register is invalid, so control the transfer clock ex-
    then automatic transfer starts by writing "1" to the bit 1.           ternally.
    The bit 1 of the serial I/O automatic transfer control register is    The last data transfer completes when the contents of the serial
    always "1" during automatic transfer; writing "0" can complete        I/O automatic transfer pointer reach "0016". At that point, the serial
    the serial I/O automatic transfer.                                    I/O automatic transfer interrupt request bit is set to "1" and the bit
                                                                          1 of the serial I/O automatic transfer control register is cleared to
q Operation in Serial I/O Automatic Transfer                              "0" to complete the serial I/O automatic transfer.
   Modes
                                                                          (2.2) Operation in Transmit-Only Mode
    There are two modes for serial I/O automatic transfer: full du-
    plex mode and transmit-only mode. Either internal or external         The operation in transmit-only mode is the same as that in full du-
    clock can be selected for each of these modes.                        plex mode, except for that data is not transferred from the serial
                                                                          I/O1 register to the serial I/O automatic transfer RAM.

Transfer direction selection bit  LSB first (SC15 = "0" ) : MSB           LSB
          Transfer clock          MSB first (SC15 = "1" ) : LSB           MSB

                                                                          DO7 DO6 DO5 DO4 DO3 DO2 DO1 DO0

                                  SIN                                                                                         SOUT
                                                    DI0 DO7 DO6 DO5 DO4 DO3 DO2 DO1

                                                                          DI1 DI0 DO7 DO6 DO5 DO4 DO3 DO2

                                                                          DI2 DI1 DI0 DO7 DO6 DO5 DO4 DO3

                                                                                                                           �
                                                                                                                           �
                                                                                                                           �

                                                                          DI7 DI6 DI5 DI4 DI3 DI2 DI1 DI0

                                                                                            Serial I/O1 register

Fig. GA-7 Serial I/O1 register transfer operation in full duplex mode

                                                                                                                                    27
                                                                                                                                                                       MITSUBISHI MICROCOMPUTERS

                                                                                                                                                                                    3819 Group

                                                                                                                                                            SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

(2.3) When Selecting the Internal Clock                                                                                                               When using both the SCLK11 and SCKL12 by switching, switch the
                                                                                                                                                      P67/SRDY1/CS/SCLK12 to the P67 (SC14=0) and set the P67 direc-
When selecting the internal clock, the P67/SRDY1/CS/SCLK12 pin                                                                                        tion register to input mode. Note that switch SIOAC3 during "H" of
can be used as the SRDY1 pin by setting SC14 to "1".                                                                                                  transfer clock at the completion of automatic transfer.
When selecting the internal clock, the P67 pin can be used as the
synchronous clock output pin SCLK12 by setting SIOAC3 to "1". In                                                                                      Table GA-1. SCLK11 and SCLK12 selection
this case, the SCLK11 pin goes to high impedance state.
Select the function of the P67/SRDY1/CS/SCLK12 and P66/SCLK11                                                                                         SC16       SC14     SC33    SIOAC3       P66/SCLK11 P67/SCLK12
with the following registers (refer to Table GA-1):                                                                                                     1          0        1         0
qthe bit 3 (SC13), the bit 4(SC14), and the bit 6(SC16) of the se-                                                                                                                             SCLK11                                P67
                                                                                                                                                                                      1
  rial I/O1 control register                                                                                                                                                                      High
qthe bit 3 (SIOAC3) of the serial I/O automatic transfer control                                                                                                                               impedance SCLK12

  register                                                                                                                                            Note : SC13: Serial I/O1 port selection bit
                                                                                                                                                               SC14: SRDY1 output selection bit
                                                                                                                                                               SC16: Synchronous clock selection bit
                                                                                                                                                               SIOAC3: Synchronous clock output pin selection bit

    Bit 1 write signal of serial I/O           n                                                                                                                       n-1         0
    automatic transfer control
    register                                           DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7                                                                                      DO0   DO6 DO7
                                                       DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7                                                                                       DI0  DI6 DI7
    Bit 1 of serial I/O automatic
     transfer control register

    Write signal from RAM to
    serial I/O1 register
    Write signal from serial I/O1
     register to RAM

                           Data pointer

                        Transfer clock
            (internal or SCLK output)

                                 Receive
                         enabled signal

                                     SRDY

                     Serial I/O output
                                      Sout

                       Serial I/O input
                                       SIN

                                                                                                                                    Transfer interval

Fig. GA-8 Timing diagram during serial I/O automatic transfer (internal clock selected, SRDY used)

    Bit 1 write signal of serial I/O
    automatic transfer control
    register

    Bit 1 of serial I/O automatic

    transfer control register

    Write signal from RAM to

    serial I/O1 register

    Write signal from serial I/O1

    register to RAM

                     Data pointer           m                                                                                                         m-1        0                n

    Bit 3 of serial I/O automatic
    transfer control register

                        Transfer clock
                               (internal)

    SCLK11 output

    SCLK12 output

    Serial I/O output                          DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7                                                                              DO0  DO6 DO7             DO0 DO1 DO2 DO3
                    Sout                                                                                                                                    DI0  DI6 DI7
                                               DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI                                                                                                        DI0 DI1 DI2 DI
     Serial I/O input
                     SIN                                                                                                                           7                                                                              3

                                                                    Transfer interval

Fig. GA-9 Timing during serial I/O automatic transfer (internal clock selected, SCLK11 and SCLK12 used)

28
                                                                                        MITSUBISHI MICROCOMPUTERS

                                                                                                     3819 Group

                                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

(2.4) When Selecting the External Clock                                 When not using the CS input, note that the SOUT pin will not go to
                                                                        high impedance state, even after transfer is completed.
When selecting the external clock, the internal clock and the set-      When not using the CS input, or when CS is "L", control the exter-
ting of transfer interval with the serial I/O automatic transfer        nal clock because the data in the serial I/O register will continue to
interval register are invalid, but the serial I/O output pin SOUT1 and  shift while the external clock is input, even after the completion of
the internal transfer clock can be controlled from the outside by       automatic transfer (Note that the automatic transfer interrupt re-
setting the SRDY1 pin to the CS (input) pin.                            quest bit is set and the bit 1 of the serial I/O automatic transfer
When the CS input is "L", the SOUT1 pin and the internal transfer       register is cleared at the point when the specified number of bytes
clock are enabled.                                                      of data have been transferred.)
When the CS input is "H", the SOUT1 pin goes to high impedance
state and the internal transfer clock goes to "H".                      Table GA-2. P67/SRDY1/CS selection
Select the function of the P67/SRDY1/CS/SCLK12 with the following
registers (refer to Table GA-2):                                        SC16      SC14  SIOAC0                           P67/SRDY1/CS
qthe bit 4 (SC14) and the bit 6 (SC16) of the serial I/O1 control                   0       !                                   P67

  register                                                              0         1             0                             SRDY1
qthe bit 0 (SIOAC0) of the serial I/O automatic transfer control                                                                CS
                                                                                                1
  register
Switch the CS pin from "L" to "H" or from "H" to "L" during "H" of the  Note : SC14: SRDY1 output selection bit
transfer clock (SCLK11 input) after transferring 1-byte data.                    SC16: Synchronous clock selection bit
When selecting the external clock, set the external clock to "L" af-             SIOAC0: Automatic transfer control bit
ter 9 cycles or more of the internal clock  after setting the start
bit. After transferring 1-byte data, leave 11 cycles or more of the
internal clock  free for the transfer interval.

Bit 1 write signal of serial I/O          n                                             n-1
automatic transfer control
register                                  X DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7

Bit 1 of serial I/O automatic                DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7                 X     XXXX
transfer control register
Write signal from RAM to
serial I/O1 register
Write signal from serial I/O1
register to RAM

                        Data pointer

                      External input
                                    CS

                     Transfer clock
                           SCLK input

                       Transfer clock
                              (internal)

                  Serial I/O output
                                 SOUT

                    Serial I/O input
                                   SIN

                                                                                     Note: Data marked with X is invalid.

Fig. GA-10 Timing during serial I/O automatic transfer (external clock selected)

                                                                                                                                       29
                                                                                        MITSUBISHI MICROCOMPUTERS

                                                                                                     3819 Group

                                                                                        SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

A-D CONVERTER                                                                       b7  b0

The functional blocks of the A-D converter are described below.                             AD/DA control register

A-D Conversion Register (AD) 002D16                                                         (ADCON : address 002C16)

The A-D conversion register is a read-only register that stores the                         Analog input pin selection bits
result of an A-D conversion. This register should not be read dur-                            b3 b2 b1 b0
ing A-D conversion.                                                                            0 0 0 0 : P70/AN0
                                                                                               0 0 0 1 : P71/AN1
AD/DA Control Register (ADCON) 002C16                                                          0 0 1 0 : P72/AN2
                                                                                               0 0 1 1 : P73/AN3
The AD/DA control register controls the A-D and the D-A conver-                                0 1 0 0 : P74/AN4
sion process. Bits 0 to 3 of this register select analog input pins.                           0 1 0 1 : P75/AN5
Bit 4 is the AD conversion completion bit. The value of this bit re-                           0 1 1 0 : P76/AN6
mains at "0" during an A-D conversion, then changes to "1" when                                0 1 1 1 : P77/AN7
the A-D conversion is completed.                                                               1 0 0 0 : P50/SIN2/AN8
The A-D conversion starts by writing "0" to this bit. Bit 6 controls                           1 0 0 1 : P51/SOUT2 /AN9
the output of D-A converter.                                                                   1 0 1 0 : P52/SCLK2/AN10
                                                                                               1 0 1 1 : P53/SRDY2 /AN11
Comparison Voltage Generator                                                                   1 1 0 0 : P54/SIN3/AN12
                                                                                               1 1 0 1 : P55/SOUT3 /AN13
The comparison voltage generator divides the voltage between                                   1 1 1 0 : P56/SCLK3/AN14
AVSS and VREF by 256, and outputs the divided voltages.                                        1 1 1 1 : P57/SRDY3 /AN15

Channel Selector                                                                            AD conversion completion bit
                                                                                               0 : Conversion in progress
The channel selector selects one of the input ports P77/AN7�P70/                               1 : Conversion completed
AN0, P57/SRDY3/AN15�P50/SIN2/AN8, and inputs to the compara-
tor.                                                                                        Not used (returns "0" when read)

Comparator and Control Circuit                                                              DA output enable bit
                                                                                               0 : Disable
The comparator and control circuit compares an analog input volt-                              1 : Enable
age with the comparison voltage and stores the result in the A-D
conversion register. When an A-D conversion is completed, the                               Not used (returns "0" when read)
control circuit sets the AD conversion completion bit and the AD
conversion interrupt request bit to "1".                                            Fig. JA-1 Structure of A-D control register
Note that the comparator is constructed linked to a capacitor, so
set f(XIN) to 500 kHz or more during A-D conversion.
Note : When using the A-D conversion interrupt, set the INT4/AD conver-

         sion interrupt switch bit (the bit 5 of the interrupt selection register)
         to "1".

30
                                                                                                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                                                                                                        3819 Group

                                                                                                                                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                Data bus

                                                       b7                                          b0

                      AD-DA control register
                         (address 002C16)

                                                                     4

                 P70/AN0                                                         A-D control circuit                                                       A-D conversion interrupt request

                 P71/AN1                                                                    A-D conversion register
                 P72/AN2                                                                                  (Address 002D16)
                 P73/AN3
                 P74/AN4                                                                             8
                 P75/AN5                                                                         Resistor ladder
                 P76/AN6                                             Channel selectorComparator
                                                                                                                                    Data bus
                 P77/AN7
           P50/SIN2/AN8
          P51/Sout2/AN9
        P52/SCLK2 /AN10
        P53/SRDY2 /AN11
          P54/SIN3 /AN12
        P55/SOUT3 /AN13
        P56/SCLK3 /AN14

        P57/SRDY3 /AN15

                                                                                          VREF                                              AVSS

Fig. JA-2 A-D converter block diagram

D-A CONVERTER                                                                                                                                     D-A conversion register (8)

The 3819 group has internal D-A converter with 8-bit resolutions !                                                                                R-2R resistor ladder         DA output enable bit
1 channel.                                                                                                                                                                                           PB2/DA
D-A conversion is performed by setting the value in the D-A con-
version register. The result of D-A conversion is output from the                         Fig. JB-1 D-A converter block diagram
DA pin by setting the DA output enable bit to "1" . At this time, the
corresponding bit (PB2/DA) of the port PB direction register should
be set to "0" (input status).

The output analog voltage V is determined with the value n
(n: decimal number) in the D-A conversion register as follows:

V=VREF ! n/256 (n=0 to 255)
      VVREF: the reference voltage

At reset, the D-A conversion register is cleared to "0016", the DA
output enable bits are cleared to "0", and the PB2/DA pin goes to
high impedance state. The D-A output does not build in a buffer, so
connect an external buffer when driving a low-impedance load.
Set VCC to 3.0 V or more when using the D-A converter.

PB2/DA   "0" DA output enable bit R                                        R           R        R                                                       R        R                   R        2R
                                                                     2R          2R       2R                                                      2R       2R                  2R
        "1"                                                                                                                                                                             2R
                                         2R                                                                                                                                             LSB

                            MSB

D-A conversion            "0" "1"
register

                AVSS
                VREF

Fig. JB-2 Equivalent connection circuit of D-A converter

                                                                                                                                                                                                             31
                                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                                        3819 Group

                                                                                   SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

FLD CONTROLLER                                                           � Port P0 segment/digit switch register
                                                                         � Port P2 digit/port switch register
The 3819 group has fluorescent display (FLD) drive and control           � Port PA segment/port switch register
circuits.                                                                � Port P8 segment/port switch register
The FLD controller consists of the following components:                 � 96-byte FLD automatic display RAM
� 42 pins for segments                                                   The segment pins can be used from 16 up to 42 pins (maximum)
� 20 pins for digits                                                     and the digit pins can be used from 6 up to 16 pins (maximum).
� FLDC mode register 1                                                   The segment and the digit pins can be used up to 52 pins (maxi-
� FLDC mode register 2                                                   mum) in total.
� FLD data pointer                                                       In the FLD automatic display mode ports P12 to P17 become digit
� FLD data pointer reload register                                       pins DIG10 to DIG15 automatically.

    Main                                     FLD automatic     Main      Local
    address bus                              display RAM       data bus  data bus

                 0F8016                      G1 (SEG PA)                           S/P PA0/SEG0
                                             G2 (SEG PA)
                                                                                   S/P PA1/SEG1

                                                                                   S/P PA2/SEG2
                                                                                   S/P PA3/SEG3 8

                                                                                   S/P PA4/SEG4

                                             G15 (SEG PA)                          S/P PA5/SEG5
                                             G16 (SEG PA)
           0F8F16                            G1 (SEG P8)                           S/P PA6/SEG6
           0F9016                            G2 (SEG P8)
                                                                                   S/P PA7/SEG7
    Local
    address bus                                                                    003516 001416

                                                                                   S/P P80/SEG8

                                                                                   S/P P81/SEG9

                 0F9F16                      G15 (SEG P8)                          S/P P82/SEG10
                 0FA016                      G16 (SEG P8)                          S/P P83/SEG11 8
                                             G1 (SEG P9)
                                             G2 (SEG P9)                           S/P P84/SEG12

                                                                                   S/P P85/SEG13

                                                                                   S/P P86/SEG14

                                             G15 (SEG P9)                               S/P P87/SEG15
                                             G16 (SEG P9)                          003416 001016
                                             G1 (SEG P3)
                                             G2 (SEG P3)                                       P90/SEG16

                 0FAF16                                                                    P91/SEG17
                 0FB016
                                                                                           P92/SEG18
                                                                                           P93/SEG19 8

                                                                                           P94/SEG20

                                                                                           P95/SEG21

                                             G15 (SEG P3)                                  P96/SEG22
                                             G16 (SEG P3)
                 0FBF16                      G1 (SEG P0)                                   P97/SEG23
                 0FC016                      G2 (SEG P0)                                      001216

                                                                                           P30/SEG24

                                                                                           P31/SEG25

                                                                                           P32/SEG26
                                                                                           P33/SEG27 8

                               G15 (SEG P0)                                                P34/SEG28

                 0FCF16 G16 (SEG P0)                                                       P35/SEG29
                 0FD016 G1 (SEG P1)
                                                                                           P36/SEG30
                               G2 (SEG P1)
                                                                                           P37/SEG31

                                                                                              000616
                                                                                   S/D P00/SEG32/DIG0

                                                                                   S/D P01/SEG33/DIG1

                               G15 (SEG P1)                                        S/D P02/SEG34/DIG2     8
                 0FDF16 G16 (SEG P1)
                                                                                   S/D P03/SEG35/DIG3

                                                                                   S/D P04/SEG36/DIG4

                                                                                   S/D P05/SEG37/DIG5

                                                                                   S/D P06/SEG38/DIG6

                                                                                   S/D P07/SEG39/DIG7

                                                                                   003216  000016

                                             FLD data pointer                              S/D P10/SEG40/DIG8
                                             reload register
                                             (address 003816)                              S/D P11/SEG41/DIG9

                                                                                                 P12/DIG10     8

                                                                                                 P13/DIG11

                                                                                                 P14/DIG12

                 Address                     FLD data pointer                                    P15/DIG13
                 decoder                     (address 003816)
                                                                                                 P16/DIG14

                                                                                                 P17/DIG15

                                                                         FLDC mode         003716 000216
                                                                         register 1

                                                                         (address 003616)

                                             Timing                                      D/P P20/DIG16
                                             generator                                  D/P P21/DIG17 4
                                                                                         D/P P22/DIG18
                                                                                         D/P P23/DIG19
                                                                                    003316 000416
                                                                                   FLD blanking interrupt
                                                                                   FLD digit interrupt

Fig. KA-1 FLD control circuit block diagram

32
                                                                                                MITSUBISHI MICROCOMPUTERS

                                                                                                             3819 Group

                                                                                   SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

FLDC Mode Registers (FLDM 1, FLDM 2)                                register respectively which are used to control the FLD automatic
                                             003616, 003716         display and set the blanking time Tscan for key-scan.

The FLDC mode register 1 (address 003616) and FLDC mode reg-

ister 2 (address 003716) are a seven bit register and an eight bit

                                                     b7   b0
                                                                     FLDC mode register 1
Fig. KA-2 Structure of FLDC mode register 1
                                                                     (FLDM 1 : address 003616)

                                                          Tscan control bits

                                                          b1 b0

                                                          0 0 : 0 FLD digit interrupt (at rising edge of each digit)

                                                          01        : 1 ! Tdisp  FLD blanking interrupt
                                                          10        : 2 ! Tdisp  (at falling edge of the last digit)
                                                          11        : 3 ! Tdisp

                                                          Toff control bits
                                                          (Setting of digit/segment OFF time)

                                                          b5 b4 b3 b2
                                                          0 0 0 0 : 1/16 ! Tdisp
                                                          0 0 0 1 : 2/16 ! Tdisp
                                                          0 0 1 0 : 3/16 ! Tdisp
                                                          0 0 1 1 : 4/16 ! Tdisp
                                                          0 1 0 0 : 5/16 ! Tdisp
                                                          0 1 0 1 : 6/16 ! Tdisp
                                                          0 1 1 0 : 7/16 ! Tdisp
                                                          0 1 1 1 : 8/16 ! Tdisp
                                                          1 0 0 0 : 9/16 ! Tdisp
                                                          1 0 0 1 : 10/16 ! Tdisp
                                                          1 0 1 0 : 11/16 ! Tdisp
                                                          1 0 1 1 : 12/16 ! Tdisp
                                                          1 1 0 0 : 13/16 ! Tdisp
                                                          1 1 0 1 : 14/16 ! Tdisp
                                                          1 1 1 0 : 15/16 ! Tdisp
                                                          1 1 1 1 : 16/16 ! Tdisp

                                                          Not used (returns "0" when read)

                                                          High-breakdown-voltage drivability selection bit
                                                             0 : Strong drivability
                                                             1 : Weak drivability

                                                      b7  b0
                                                                     FLDC mode register 2
Fig. KA-3 Structure of FLDC mode register 2                          (FLDM 2 : address 003716)

                                                                     Automatic display control bit(P0, P1, P20�P23, P3, P8, P9, PA)
                                                                        0 : Ordinary mode
                                                                        1 : Automatic display mode

                                                                     Display start bit
                                                                        0 : Display stopped
                                                                        1 : Display in progress
                                                                          (display starts by writing "1" to this bit which is set to "0")

                                                                     Tdisp control bits
                                                                     (digit time setting, at 8 MHz oscillation frequency)

                                                                         b5 b4 b3 b2
                                                                        0 0 0 0 : 128 �s
                                                                        0 0 0 1 : 256 �s
                                                                        0 0 1 0 : 384 �s
                                                                        0 0 1 1 : 512 �s
                                                                        0 1 0 0 : 640 �s
                                                                        0 1 0 1 : 768 �s
                                                                        0 1 1 0 : 896 �s
                                                                        0 1 1 1 : 1024 �s
                                                                        1 0 0 0 : 1152 �s
                                                                        1 0 0 1 : 1280 �s
                                                                        1010

                                                                                       Not available
                                                                        1111

                                                                     Pl0 segment/digit switch bit
                                                                        0 : Digit
                                                                        1 : Segment

                                                                     Pl1 segment/digit switch bit
                                                                        0 : Digit
                                                                        1 : Segment

                                                                                                                                           33
                                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                                          3819 Group

                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

q Pins for FLD Automatic Display                                     When using the FLD automatic display mode, set the number
                                                                     of segments and digits for each port.
    Ports P0, P1, P20�P23, P3, P8, P9, and PA is selected for the
    FLD automatic display function by setting the automatic display
    control bit of the FLDC mode register 2 (address 003716) to
    "1".

Table L-1. Pins in FLD automatic display mode

    Port Name Automatic Display Pins                                                         Setting Method

PA0�PA7                    SEG0�SEG7       The individual bits of the segment/port switch register (address 003516) can be set each pin
                                  or       to either segment ("1") or general-purpose I/O port ("0").

                              PA0�PA7      The individual bits of the segment/port switch register (address 003416) can be used to set
                           SEG8�SEG15      each pin to either segment ("1") or general-purpose I/O port ("0").

P80�P87                           or       None (segment only)
                              P80�P87      None (segment only)

P90�P97                    SEG16�SEG23     The individual bits of the segment/digit switch register (address 003216) and the bit 6, 7 of
P30�P37                    SEG24�SEG31     the FLDC mode register 2 can be used to set each pin to segment ("1") or digit ("0"). (Note)

P00�P07                    SEG32�SEG41     None (digit only)
P10, P11                           or
                                           The individual bits of the digit/port switch register (address 003316) can be used to set each
P12�P17                      DIG0�DIG9     pin to digit ("1") or general-purpose output port ("0"). (Note)
                            DIG10�DIG15

P20�P23                    DIG16�DIG19
                                  or

                              P20�P23

Note : Be sure to set digits in sequence.

    Number of segments                                               Number of segments
                                                                     Number of digits
    Number of digits          24              30        36                                   24           30            36
                                              10        16               Port P3              8           10            16
              Port PA         8            0 PA0     1 SEG0          (segment only)          SEG24        SEG24         SEG24
    (has the segment/port                  0 PA1     1 SEG1                                  SEG25        SEG25         SEG25
    switch register)       0  PA0          0 PA2     1 SEG2                                  SEG26        SEG26         SEG26
                           0  PA1          0 PA3     1 SEG3                                  SEG27        SEG27         SEG27
                                           0 PA4     1 SEG4                                  SEG28        SEG28         SEG28
                           0 PA2           0 PA5     1 SEG5                                  SEG29        SEG29         SEG29
                                           0 PA6     1 SEG6                                  SEG30        SEG30         SEG30
                           0 PA3           0 PA7     1 SEG7                                  SEG31        SEG31         SEG31

                           0 PA4           0 P80     1 SEG8
                                           0 P81     1 SEG9
                           0 PA5           0 P82     1 SEG10
                                           0 P83     1 SEG11
                           0 PA6           1 SEG12   1 SEG12
                                           1 SEG13   1 SEG13
                           0 PA7           1 SEG14   1 SEG14
                                           1 SEG15   1 SEG15
              Port P8      0  P80                                              Port P0       1 SEG32      1 SEG32       1 SEG32
    (has the segment/port  0  P81             SEG16     SEG16        (has the segment/digit  1 SEG33      1 SEG33       1 SEG33
    switch register)                          SEG17     SEG17        switch register)        1 SEG34      1 SEG34       1 SEG34
                           0 P82              SEG18     SEG18                                1 SEG35      1 SEG35       1 SEG35
                                              SEG19     SEG19                                1 SEG36      1 SEG36       0 DIG4 G16
                           0 P83              SEG20     SEG20                                1 SEG37      1 SEG37       0 DIG5 G15
                                              SEG21     SEG21                                1 SEG38      1 SEG38       0 DIG6 G14
                           0 P84              SEG22     SEG22                                1 SEG39      1 SEG39       0 DIG7 G13
                                              SEG23     SEG23
                           0 P85

                           0 P86

                           0 P87

        Port P9               SEG16                                            Port P1       0 DIG8   G8  1 SEG40       0 DIG8 G12
    (segment only)            SEG17                                  (has the segment/digit  0 DIG9   G7  1 SEG41       0 DIG9 G11
                              SEG18                                  switch register)
                              SEG19                                                          DIG10 G6        DIG10 G10     DIG10 G10
                              SEG20                                                                          DIG11 G9      DIG11 G9
                              SEG21                                                          DIG11 G5        DIG12 G8      DIG12 G8
                              SEG22                                                                          DIG13 G7      DIG13 G7
                              SEG23                                                          DIG12 G4        DIG14 G6      DIG14 G6
                                                                                                             DIG15 G5      DIG15 G5
                                                                                             DIG13 G3

                                                                                             DIG14 G2

                                                                                             DIG15 G1

                                                                               Port P2       0 P20        1 DIG16 G4    1 DIG16 G4
                                                                     (has the digit/port     0 P21        1 DIG17 G3    1 DIG17 G3
                                                                     switch register)        0 P22        1 DIG18 G2    1 DIG18 G2
                                                                                             0 P23        1 DIG19 G1    1 DIG19 G1

Fig. KA-4 Segment/digit setting example

34
                                                                     MITSUBISHI MICROCOMPUTERS

                                                                                  3819 Group

                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

q FLD Automatic Display RAM                                          The FLD data pointer indicates the data address in the FLD auto-
                                                                     matic display RAM to be transferred to a segment. The FLD data
    The FLD automatic display RAM area is the 96 bytes from ad-      pointer reload register indicates the first digit address of the most
    dresses 0F8016 to 0FDF16. The FLD automatic display RAM          significant segment.
    area can store 6-byte segment data up to 16 digits (maximum).    The value which adds 0F8016 to these data is actual address in
    Addresses 0F8016 to 0F8F16 are used for PA segment data,         memory.
    addresses 0F9016 to 0F9F16 are used for P8 segment data,         The contents of the FLD data pointer indicate the first address of
    addresses 0FA016 to 0FAF16 are used for P9 segment data,         segment P1(the contents of the FLD data pointer reload register)
    addresses 0FB016 to 0FBF16 are used for P3 segment data,         at the start of automatic display. The FLDC data pointer content
    addresses 0FC016 to 0FCF16 are used for P0 segment data,         changes repeatedly as follows: when transferring the segment P1
    and addresses 0FD0 to 0FDF16 are used for P1 segment data.       data to the segment, the content decreases by �16; when transfer-
                                                                     ring the segment P0 data, it decreases by �16; when transferring
FLD Data Pointer and FLD Data Pointer                                the segment P3 data, it decreases by �16; when transferring the
                                                                     segment P9 data, it decreases by �16; when transferring the seg-
Reload Register                                                      ment P8 data, it decreases by �16; when transferring the segment
                                                                     PA data, it increases by +79. Once it reaches "00", at the next tim-
                           (FLDDP) 003816                            ing the value in the FLD data pointer reload register is transferred
                                                                     to the FLD data pointer. In this way, the 6-byte data of P1, P0, P3,
Both the FLD data pointer and FLD data pointer reload register       P9, P8 and PA segments for 1 digit are transferred.

are 7-bit registers allocated at address 003816. When writing data

to this address, the data is written to the FLD data pointer reload

register, when reading data from this address, the value in the

FLD data pointer is read.

                                                                     35
                                                                                                MITSUBISHI MICROCOMPUTERS

                                                                                                         3819 Group

                                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

    Address                   Bit               6       5     4            3     2       1      0  The last digit
           0F8016                         7  SEG6   SEG5               SEG3   SEG2   SEG1   SEG0   (The last data of segment PA)
           0F8116                            SEG6   SEG5   SEG4        SEG3   SEG2   SEG1   SEG0
                                     SEG7                  SEG4                                    Segment PA
                           �         SEG7    SEG6   SEG5               SEG3   SEG2   SEG1   SEG0   data area
                           �                 SEG6   SEG5            �  SEG3   SEG2   SEG1   SEG0
                           �          �      SEG14  SEG13           �  SEG11  SEG10  SEG9   SEG8   The last digit
                           �          �      SEG14  SEG13           �  SEG11  SEG10  SEG9   SEG8   (The last data of segment P8)
                           �          �                             �
                           �          �      SEG14  SEG13           �  SEG11  SEG10  SEG9   SEG8   Segment P8
                           �          �      SEG14  SEG13           �  SEG11  SEG10  SEG9   SEG8   data area
                           �          �      SEG22  SEG21           �  SEG19  SEG18  SEG17  SEG16
                           �          �      SEG22  SEG21           �  SEG19  SEG18  SEG17  SEG16  The last digit
                                      �                             �                              (The last data of segment P9)
           0F8E16                     �      SEG22  SEG21              SEG19  SEG18  SEG17  SEG16
           0F8F16                            SEG22  SEG21  SEG4        SEG19  SEG18  SEG17  SEG16  Segment P9
           0F9016                    SEG7    SEG30  SEG29  SEG4        SEG27  SEG26  SEG25  SEG24  data area
           0F9116                    SEG7    SEG30  SEG29  SEG12       SEG27  SEG26  SEG25  SEG24
                                     SEG15                 SEG12                                   The last digit
                           �         SEG15   SEG30  SEG29              SEG27  SEG26  SEG25  SEG24  (The last data of segment P3)
                           �                 SEG30  SEG29           �  SEG27  SEG26  SEG25  SEG24
                           �          �      SEG38  SEG37           �  SEG35  SEG34  SEG33  SEG32  Segment P3
                           �          �      SEG38  SEG37           �  SEG35  SEG34  SEG33  SEG32  data area
                           �          �                             �
                           �          �      SEG38  SEG37           �  SEG35  SEG34  SEG33  SEG32  The last digit
                           �          �      SEG38  SEG37           �  SEG35  SEG34  SEG33  SEG32  (The last data of segment P0)
                                      �                             �                SEG41  SEG40
           0F9E16                     �                                              SEG41  SEG40  Segment P0
           0F9F16                                          SEG12                                   data area
           0FA016                    SEG15                 SEG12                     SEG41  SEG40
           0FA116                    SEG15                 SEG20                     SEG41  SEG40  The last digit
                                     SEG23                 SEG20                                   (The last data of segment P1)
                           �         SEG23
                           �                                        �                              Segment P1
                           �          �                             �                              data area
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                                      �                             �
           0FAE16                     �
           0FAF16                                          SEG20
           0FB016                    SEG23                 SEG20
           0FB116                    SEG23                 SEG28
                                     SEG31                 SEG28
                           �         SEG31
                           �                                        �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                                      �                             �
           0FBE16                     �
           0FBF16                                          SEG28
           0FC016                    SEG31                 SEG28
           0FC116                    SEG31                 SEG36
                                     SEG39                 SEG36
                           �         SEG39
                           �                                        �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                                      �                             �
           0FCE16                     �
           0FCF16                                          SEG36
           0FD016                    SEG39                 SEG36
           0FD116                    SEG39
                                                                    �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �                             �
                           �          �

           0FDE16
           0FDF16

Fig. KA-5 FLD automatic display RAM and bit allocation

36
                                                                                   MITSUBISHI MICROCOMPUTERS

                                                                                                3819 Group

                                                                            SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

q Data Setup                                                       quence from the last data respectively. The first data of the
                                                                   segment PA, P8, P9, P3, P0, and P1 is stored at an address
    When data is stored in the FLD automatic display RAM, the      which adds the value of (the digit number�1) to the corre-
    last data of segment PA is stored at address 0F8016, the last  sponding address 0F8016, 0F9016, 0FA016, 0FB016, 0FC016,
    data of segment P8 is stored at address 0F9016, the last data  and 0FD016.
    of segment P9 is stored at address 0FA016, the last data of    Set the low-order 4 bits of the FLD data pointer reload register
    segment P3 is stored at address 0FB016, the last data of seg-  to the value given by the number of digits�1. "1" is always writ-
    ment P0 is stored at address 0FC016, and the last data of      ten to bit 6 and bit 4, and "0" is always written to bit 5. Note that
    segment P1 is stored at address 0FD016 to allocate in se-      "0" is always read from bits 6, 5 and 4 when reading.

For 30 segments and 15 digits                                      For 30 segments and 15 digits
(FLD data pointer reload register = 14)                            (FLD data pointer reload register = 14)

Address  Bit 7  6  5           4         3  2  1  0                Address  Bit 7  6  5  4                  3  2  1  0

0F8016                                                             0FB016

0F8116                                                             0FB116

0F8216                                                             0FB216

0F8316                                                             0FB316

0F8416                                                             0FB416

0F8516                                                             0FB516

0F8616                                                             0FB616

0F8716                                                             0FB716

0F8816                                                             0FB816

0F8916                                                             0FB916

0F8A16                                                             0FBA16

0F8B16                                                             0FBB16

0F8C16                                                             0FBC16
0F8D16
                                                                   0FBD16

0F8E16                                                             0FBE16

0F8F16                                                             0FBF16

0F9016                                                             0FC016

0F9116                                                             0FC116

0F9216                                                             0FC216

0F9316                                                             0FC316

0F9416                                                             0FC416

0F9516                                                             0FC516

0F9616                                                             0FC616

0F9716                                                             0FC716

0F9816                                                             0FC816

0F9916                                                             0FC916

0F9A16                                                             0FCA16
0F9B16
                                                                   0FCB16

0F9C16                                                             0FCC16

0F9D16                                                             0FCD16

0F9E16                                                             0FCE16

0F9F16                                                             0FCF16

0FA016                                                             0FD016

0FA116                                                             0FD116

0FA216                                                             0FD216

0FA316                                                             0FD316

0FA416                                                             0FD416

0FA516                                                             0FD516

0FA616                                                             0FD616

0FA716                                                             0FD716

0FA816                                                             0FD816
0FA916
                                                                   0FD916

0FAA16                                                             0FDA16

0FAB16                                                             0FDB16

0FAC16                                                             0FDC16

0FAD16                                                             0FDD16

0FAE16                                                             0FDE16

0FAF16                                                             0FDF16

Note : Shaded areas are used.

Fig. KA-6 Example of using the FLD automatic display RAM (1)

                                                                                                                        37
                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                               3819 Group

                                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

    For 42 segments and 8 digits                           For 42 segments and 8 digits
    (FLD data pointer reload register = 7)                 (FLD data pointer reload register = 7)

    Address  Bit 7  6  5                    4  3  2  1  0  Address        Bit 7   6  5             4  3  2  1  0

    0F8016                                                                0FB016

    0F8116                                                                0FB116

    0F8216                                                                0FB216

    0F8316                                                                0FB316

    0F8416                                                                0FB416

    0F8516                                                                0FB516

    0F8616                                                                0FB616

    0F8716                                                                0FB716

    0F8816                                                                0FB816

    0F8916                                                                0FB916

    0F8A16                                                                0FBA16

    0F8B16                                                                0FBB16

    0F8C16                                                                0FBC16
    0F8D16
                                                                          0FBD16

    0F8E16                                                                0FBE16

    0F8F16                                                                0FBF16

    0F9016                                                                0FC016

    0F9116                                                                0FC116

    0F9216                                                                0FC216

    0F9316                                                                0FC316

    0F9416                                                                0FC416

    0F9516                                                                0FC516

    0F9616                                                                0FC616

    0F9716                                                                0FC716

    0F9816                                                                0FC816

    0F9916                                                                0FC916

    0F9A16                                                                0FCA16
    0F9B16
                                                                          0FCB16

    0F9C16                                                                0FCC16

    0F9D16                                                                0FCD16

    0F9E16                                                                0FCE16

    0F9F16                                                                0FCF16

    0FA016                                                                0FD016

    0FA116                                                                0FD116

    0FA216                                                                0FD216

    0FA316                                                                0FD316

    0FA416                                                                0FD416

    0FA516                                                                0FD516

    0FA616                                                                0FD616

    0FA716                                                                0FD716

    0FA816                                                                0FD816
    0FA916
                                                                          0FD916

    0FAA16                                                                0FDA16

    0FAB16                                                                0FDB16

    0FAC16                                                                0FDC16

    0FAD16                                                                0FDD16

    0FAE16                                                                0FDE16

    0FAF16                                                                0FDF16

    Note : Shaded areas are used.

Fig. KA-6 Example of using the FLD automatic display RAM (2) (continued)

38
                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                          3819 Group

                                                                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

q Timing Setting                                                                 During automatic display bit 1 of the FLDC mode register 2 al-
                                                                                 ways keeps "1", automatic display can be interrupted by writing
    The digit time (Tdisp) can be set with the FLDC mode register 2              "0" to the bit 1.
    (address 003716). The Tscan and digit/segment OFF time (Toff)
    can be set with the FLDC mode register 1 (address 003616).               q Key-scan
    Note that flickering will occur if the repetition frequency (1/
    (Tdisp ! number of digits + Tscan)) is an integral multiple of the           If key-scan is performed with the segment during the key-scan
    digit timing Tdisp.                                                          blanking period Tscan, take the following sequence:
                                                                                 1. Write "0" to the bit 0 (automatic display control bit) of the
q FLD Automatic Display Start
                                                                                     FLDC mode register 2 (address 003716).
    To perform FLD automatic display, set the following registers.               2. Set the port corresponding to the segment for key-scan to
      � Port P0 segment/digit switch register
      � Port P2 digit/port switch register                                           the output port.
      � Port P8 segment/port switch register                                     3. Perform the key-scan.
      � Port PA segment/port switch register                                     4. After the key-scan is performed, write "1" (automatic display
      � FLDC mode register 1
      � FLDC mode register 2                                                         mode) to the bit 0 of FLDC mode register 2 (address
      � FLD data pointer                                                             003716).

    Automatic display mode is selected by writing "1" to the bit 0 of            Note on performance of key-scan in the above 1 to 4 sequence.
    the FLDC mode register 2 (address 003716), and the auto-                     1. Do not write "0" to the bit 1 of FLDC mode register 2 (ad-
    matic display is started by writing "1" to the bit 1.
                                                                                     dress 003716).
                                                                                 2. Do not write "1" to the port corresponding to the digit.

                                            Tdisp                            Tscan

Gn
G n-1
G n-2

G1                                                                                        Segment setting by software

Segment                                                                      FLD blanking interrupt occurs
output                                                                       at the falling edge of the last digit

                FLD digit interrupt occurs
                at the rising edge of each digit

                   Digit

                                   Segment         Toff
                                                                      Tdisp
Fig. KA-7 FLDC timing

                                                                                                                       39
                                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                                               3819 Group

                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

INTERRUPT INTERVAL DETERMINATION                                           determination register (address 003016), and the remote control
FUNCTION                                                                   interrupt request occurs. Immediately after that, the 8-bit binary
                                                                           up counter is cleared to "0016". The 8-bit binary up counter con-
The 3819 group builds in an interrupt interval determination circuit.      tinues to count up again from "0016".
This interrupt interval determination circuit has an 8-bit binary up     When count value reaches "FF16", the 8-bit binary up counter
counter. Using this counter, it determines a duration of time from         stops counting up. Then, simultaneously when the next counter
the rising transition (falling transition) of an input signal pulse on     sampling clock is input, the counter sets value "FF16" to the in-
the P42/INT2 pin to the rising transition (falling transition) of the      terrupt interval determination register to generate the counter
signal pulse that is input next.                                           overflow interrupt request.
How to determine the interrupt interval is described below.
Enable the INT2 interrupt by setting the bit 2 of the interrupt con-     Noise filter

  trol register 1 (address 003E16). Select the rising interval or        The P42/INT2 pin builds in the noise filter.
  falling interval by setting the bit 2 of the interrupt edge selection  The noise filter operation is described below.
  register (address 003A16).                                             Select the sampling clock of the input signal with the bits 2 and
Set the bit 0 of the interrupt interval determination control regis-
  ter (address 003116) to "1" (interrupt interval determination            3 of the interrupt interval determination control register. When
  operating).                                                              not using the noise filter, set "002".
Select the sampling clock of 8-bit binary up counter by setting          The P42/INT2 input signal is sampled in synchronization with the
  the bit 1 of the interrupt interval determination control register.      selected clock. When sampling the same level signal in series,
  When writing "0", f(XIN)/256 is selected (the sampling interval:         the signal is recognized as the interrupt signal, and the interrupt
  32 �s at f(XIN) = 8.38 MHz) ; when "1", f(XIN)/512 is selected (the      request occurs.
  sampling interval: 64 �s at f(XIN) = 8.38 MHz).                          When setting the bit 4 of interrupt interval determination control
When the signal of polarity which is set on the INT2 pin (rising or       register to "1", the interrupt request can occur at both rising and
  falling transition) is input, the 8-bit binary up counter starts         falling edges.
  counting up of the selected counter sampling clock.                      When using the noise filter, set the minimum pulse width of the
When the signal of polarity above  is input again, the value of            INT2 input signal to 2 cycles or more.
  the 8-bit binary up counter is transferred to the interrupt interval   Note : In the low-speed mode (CM7=1), the interrupt interval determination

                                                                                  function can not operate.

                          The counter     f(XIN)/256                     8-bit binary up counter          The counter overflow
                          sampling clock  f(XIN)/512                                                      interrupt request or
                          selection bit                                                                   remote control interrupt request

    INT2 interrupt input   Noise filter

                                          One-sided/both-sided           Interrupt interval
                                                                         determination register
    Noise filter sampling                 detection selection bit
                                                                                          address 003016
    clock selection bit
                                                                                Data bus
                                          1/256

                          1/64 1/128

                           Divider

                                                            f(XIN)

Fig. DE-1 Block diagram of interrupt interval datermination circuit

40
                                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                                               3819 Group

                                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                        b7           b0                       Interrupt interval determination control register

                                                              (IIDCON : address 003116)

                                                              Interrupt interval determination circuit operating selection bit
                                                                   0 : Stopped
                                                                   1 : Operating

                                                              Counter sampling clock selection bit
                                                                   0 : f(XIN)/256
                                                                   1 : f(XIN)/512

                                                              Noise filter sampling clock selection bits(INT2)
                                                                 0 0 : Filter stop
                                                                 0 1 : f(XIN)/64
                                                                 1 0 : f(XIN)/128
                                                                 1 1 : f(XIN)/256

                                                              One-sided/both-sided edge detection selection bit
                                                                   0 : One-sided edge detection
                                                                   1 : Both-sided edge detection

                                                              Not used (return "0" when read)

Fig. DE-2 Structure of interrupt interval determination control register

  (When IIDCON4 = "0")
Noise filter
Sampling clock

INT2 pin

Acceptance
of interrupt

Counter                 N                                                 6                                       FE FF
sampling clock                                                                                              1
                                     3                     4  5                             3
8-bit binary
up counter value            0  1  2                                             0  1     2        0                                      0

Interrupt interval                                                           6                 3                         FF
determination
register value                                          N                             6                        3                     FF
                    Remote control
                                                                 Remote control             Remote control        Counter overflow
                    interrupt request
                                                                 interrupt request          interrupt request     interrupt request

Fig. DE-3 Interrupt interval determination operation example (at rising edge active)

                                                                                                                                            41
                                                                                       MITSUBISHI MICROCOMPUTERS

                                                                                                3819 Group

                                                                            SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

      (When IIDCON4 = "1")

    Noise filter
    Sampling clock

    INT2 pin

    Acceptance
    of interrupt

    Counter                 N                                                                                     FE FF
    sampling clock
                                                    2  3  4
    8-bit binary
    up counter value              0     1     0  1              0     1     0             1     0     1     0                      0
                                                                                                                         FF
    Interrupt interval         N           1                 4           1                   1           1
    determination
    register value                   N              1              4           1                   1           1         FF

                            Remote Remote                 Remote Remote Remote Remote                             Counter

                            control control               control control control control                         overflow

                            interrupt interrupt           interrupt interrupt interrupt interrupt                 interrupt

                            request request               request request request request                         request

Fig. DE-4 Interrupt interval determination operation example (at both-sided edge active)

42
                                                                                                      MITSUBISHI MICROCOMPUTERS

                                                                                                                   3819 Group

                                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

ZERO CROSS DETECTION CIRCUIT                                                                                                    VCC

The zero cross detection circuit compares the voltage applied to                      100V AC
P45/INT1/ZCR pin and VSS. The result can be read from the zero
cross detection circuit input bit (bit 7) of the zero cross detection                                 R1         R2
control register. It is set to "1" when the input voltage is higher than
VSS and to "0" when it is lower than VSS. The input signal to P45/                                                              P45/INT1/ZCR
INT1/ZCR pin can select to either pass through the zero cross de-
tection comparator or not to do.                                                                                                VSS
When using 100 V AC as input signal, insert an external circuit be-
tween it and P45/INT1/ZCR pin. Set the input current limiting
resistors used in the external circuit to a value which satisfies the
absolute maximum rating of port P45.

                                                                          Fig. JE-1 External circuit example for zero cross detection

              b7                                         b0   Zero cross detection control register

                                                              (ZCRCON : address 003916)

                                                              Zero cross detection ON/OFF selection bit
                                                                   0 : Without passing through zero cross detection comparator
                                                                   1 : Passing through zero cross detection comparator

                                                              Not used (returns "0" when read)

                                                              Noise filter sampling clock selection bits (INT1)
                                                               b3 b2
                                                                0 0 : Not use noise filter
                                                                0 1 : f(XIN)/64 or f(XCIN)/64
                                                                1 0 : f(XIN)/128 or f(XCIN)/128
                                                                1 1 : f(XIN)/256 or f(XCIN)/256

                                                              One-sided/both-sided edge detection selection bit
                                                                   0 : One-sided edge detection
                                                                   1 : Both-sided edge detection

                                                              Not used (return "0" when read)

                                                              Zero cross detection circuit input bit (read only)
                                                                   0 : Less than 0 V
                                                                   1 : 0 V or more

Fig. JE-2 Structure of zero cross detection control register

P45/INT1/ZCR

                       Zero cross detection
                       ON/OFF selection bit

                  "0"                                                                 When not using
                                                                                      the filter
                  "1"                                    Rising/falling               When using                 INT1/ZCR
                                                                                      the filter                 interrupt request
                                                         edge switch
                                                                                      Noise filter
                       Zero cross detection
                       circuit input bit

              Zero cross detection comparator

                                                                                      One-sided/both-sided edge
                                                                                      detection selection bit

                                                         Noise filter sampling clock

                                                         selection bit                1/256

                                                              f(XCIN)                 1/641/28
                                                               f(XIN)                   Divider

Fig. JE-3 Block diagram of zero cross detection circuit

                                                                                                                                              43
                                                                                 MITSUBISHI MICROCOMPUTERS

                                                                                              3819 Group

                                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

NOISE FILTER                                                         the noise filter. When passing through the noise filter, either both-
                                                                     sided edge detection or one-sided edge detection can be selected
The noise filter uses a sampling clock to remove the noise compo-    as the interrupt request generating source. The zero cross detec-
nent digitally from the input signal of P45/INT1/ZCR pin. The        tion control register is used for this selection. Furthermore, switch
sampling clock can be selected from 8 �s, 16 �s, or 32 �s (at        between rising edge and falling edge is performed with the bit 1 of
f(XIN)= 8.38 MHz) and this is used to change the noise component     the interrupt edge selection register (address 003A16).
to be removed. It is also possible to generate an internal trigger
and INT1/ZCR interrupt request directly without passing through

                                                                                 One-sided/both-sided edge
                                                                                 detection selection bit
                                                                                 (bit 4 of ZCRCON)

                                                                     S QC        "0"
                                                                     R                       INT1/ZCR

    Input signal from   DQ                      A D QB                     DQ    "1"  interrupt request
    P45/INT1/ZCR pin     C                           C                      C
                                                        R
       Sampling clock       R                                                 R
                 RESET

Fig. JE-4 Noise filter circuit diagram

                                     RESET                                                                                            0V
                                                                     (Note 1)
                           Sampling clock
                             P45/INT1/ZCR

                        Input signal from
                        P45/INT1/ZCR pin

                                             A

                                             B

                                          C

    INT1/ZCR            (one-sided edge)                   (Note 2)                                                           Switched with
                                                                                                                              bit 4 of ZCRCON
    interrupt request (both-sided edge)
                                                                           Notes 1 : Ignored this because of treating this as noise
                                                                                    2 : INT1/ZCR interrupt request occurs

Fig. JE-5 Timing of noise filter circuit

44
                                                                                            MITSUBISHI MICROCOMPUTERS

                                                                                                         3819 Group

                                                                                 SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

RESET CIRCUIT                                                                                                       Poweron

To reset the microcomputer, RESET pin should be held at an "L"                                Power source          (Note)
level for 2 �s or more. Then the RESET pin is returned to an "H"                                   voltage
level (the power source voltage should be between 2.8 V and 5.5               RESET
V, and XIN oscillation is stable), reset is released. In order to give                 VCC 0 V
the XIN clock time to stabilize, internal operation does not begin
until after about 4000 XIN clock cycles (256 cycles of f(XIN)/16) are                       Reset input             0.2VCC
completed. After the reset is completed, the program starts from                                 voltage
the address contained in address FFFD16 (high-order) and ad-
dress FFFC16 (low-order). Make sure that the reset input voltage                              0V
is 0.5 V or less for 2.8 V of VCC.
                                                                                            Note : Reset release voltage : VCC = 2.8 V

                                                                              RESET    VCC

                                                                                                                    Power source voltage
                                                                                                                    detection circuit

                                                                           Fig. VB-2 Example of reset circuit

XIN                                   ?        ?     ?                     ?     FFFC       FFFD ADH, ADL

RESET                                       ?     ?                     ?     ?        ADL                     ADH  Reset address from
Internal reset                                                                                                      vector table
Address
Data
SYNC

                          about 4000        Notes 1 : f(XIN) and f() are in the relationship : f(XIN) = 8�f()

                          XIN clock cycles     2 : A question mark (?) indicates an undefined state that depends on the previous state.

Fig. VB-2 Reset sequence

                                                                                                                                          45
                                                                                               MITSUBISHI MICROCOMPUTERS

                                                                                                        3819 Group

                                                                                    SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                                 Address           Register contents                                                Address         Register contents
                                                           0016
(1) Port P0                      (000016) � � �            0016       (31) Timer 6                                  (002516) � � �  FF16
                                                           0016
(2) Port P1                      (000216) � � �            0F16       (32) Timer 12 mode register                   (002816) � � �  0016
                                                           0016
(3) Port P2                      (000416) � � �            0016       (33) Timer 34 mode register                   (002916) � � �  0016
                                                           0016
(4) Port P2 direction register   (000516) � � �            0016       (34) Timer 56 mode register                   (002A16) � � �  0016
                                                           0016
(5) Port P3                      (000616) � � �            0016       (35) D-A conversion register                  (002B16) � � �  0016
                                                           0016
(6) Port P4                      (000816) � � �            0016       (36) AD/DA control register                   (002C16) � � �  1016
                                                           0016
(7) Port P4 direction register   (000916) � � �            0016       (37) Interrupt interval determination (003116) � � �          0016
                                                           0016
(8) Port P5                      (000A16) � � �            0016       control register
                                                           0016
(9) Port P5 direction register   (000B16) � � �            0016       (38) Port P0 segment/digit                    (003216) � � �  0016
                                                           0016
(10) Port P6                     (000C16) � � �            0016       switch register
                                                           0016
(11) Port P6 direction register  (000D16) � � �            0016       (39) Port P2 digit/port switching             (003316) � � �  0016

(12) Port P7                     (000E16) � � �            0016       register

(13) Port P7 direction register  (000F16) � � �            0016       (40) Port P8 segment/port                     (003416) � � �  0016
                                                           0016
(14) Port P8                     (001016) � � �            FF16       switch register
                                                           0116
(15) Port P8 direction register  (001116) � � �            FF16       (41) Port PA segment/port switch              (003516) � � �  0016
                                                           FF16
(16) Port P9                     (001216) � � �            FF16       (42) FLDC mode register 1                     (003616) � � �  0016

(17) Port PA                     (001416) � � �                       (43) FLDC mode register 2                     (003716) � � �  0016

(18) Port PA direction register  (001516) � � �                       (44) Zero cross detection control             (003916) � � �  0016

(19) Port PB                     (001616) � � �                       register

(20) Port PB direction register  (001716) � � �                       (45) Interrupt edge selection register (003A16) � � �         0016

(21) Serial I/O1 control register (001916) � � �                      (46) CPU mode register                        (003B16) � � � 0 1 0 0 1 0 0 0

(22) Serial I/O automatic transfer (001A16) � � �                     (47) Interrupt request register 1             (003C16) � � �  0016

    control register                                                  (48) Interrupt request register 2             (003D16) � � �  0016

(23) Serial I/O automatic transfer (001C16) � � �                     (49) Interrupt control register 1             (003E16) � � �  0016

    interval register                                                 (50) Interrupt control register 2             (003F16) � � �  0016

(24) Serial I/O2 control register (001D16) � � �                      (51) Processor status register                (PS) � � � ! ! ! ! ! 1 ! !

(25) Serial I/O3 control register (001E16) � � �                      (52) Program counter                          (PCH) � � � Contents of address FFFD16

(26) Timer 1                     (002016) � � �                                                                     (PCL) � � � Contents of address FFFC16

(27) Timer 2                     (002116) � � �

(28) Timer 3                     (002216) � � �

(29) Timer 4                     (002316) � � �

(30) Timer 5                     (002416) � � �

         Note : ! : Undefined
                  The contents of all other registers and RAM are undefined at reset, so set their initial values.

Fig. VB-3 Internal status at reset

46
                                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                                       3819 Group

                                                                                    SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

CLOCK GENERATING CIRCUIT                                                       Oscillation Control

The 3819 group has two built-in oscillation circuits. An oscillation           Stop mode
circuit can be formed by connecting a resonator between XIN and                If the STP instruction is executed, the internal clock  stops at an
XOUT (XCIN and XCOUT). Use the circuit constants in accordance                 "H" level, and XIN and XCIN oscillators stop. Timer 1 is set to "FF16"
with the resonator manufacturer's recommended values. No exter-                and timer 2 is set to "0116". Either XIN or XCIN divided by 16 is in-
nal resistor is needed between XIN and XOUT since a feed-back                  put to timer 1, and the output of timer 1 is connected to timer 2.
resistor exists on-chip. However, an external feed-back resistor is            The bits of the timer 12 mode register are cleared to "0". Set the
needed between XCIN and XCOUT.                                                 timer 1 and timer 2 interrupt enable bits to disabled ("0") before ex-
Immediately after poweron, only the XIN oscillation circuit starts             ecuting the STP instruction.
oscillation, and XCIN and XCOUT pins function as I/O ports.                    Oscillator restarts at reset or when an external interrupt is re-
                                                                               ceived, but the internal clock  is not supplied to the CPU until
Frequency Control                                                              timer 1 underflows. When using an external resonator, it is neces-
                                                                               sary for oscillating to stabilize.
Middle-speed mode
The internal clock  is the frequency of XIN divided by 8. After re-            Wait mode
set, this mode is selected.                                                    If the WIT instruction is executed, the internal clock  stops at an
                                                                               "H" level. The states of XIN and XCIN are the same as the state be-
High-speed mode                                                                fore executing the WIT instruction. The internal clock restarts at
The internal clock  is half the frequency of XIN.                              reset or when an interrupt is received. Since the oscillator does
                                                                               not stop, normal operation can be started immediately after the
Low-speed mode                                                                 clock is restarted.
The internal clock  is half the frequency of XCIN.
Note : If you switch the mode between middle/high-speed and low-speed,              XCIN XCOUT             XIN XOUT

         stabilize both XIN and XCIN oscillations. The sufficient time is re-             Rf
         quired for the XCIN oscillation to stabilize, especially immediately                     Rd
         after poweron and at returning from stop mode. When switching the
         mode between middle/high-speed and low-speed, set the frequency            CCIN        CCOUT                  CIN   COUT
         on condition that f(XIN) > 3�f(XCIN).
                                                                               Fig. WA-1 Ceramic resonator external circuit
Low-power dissipation mode
When stopping the main clock XIN in the low-speed mode, the low-
power dissipation operation starts. To stop the main clock, set the
bit 5 of the CPU mode register to "1". When the main clock XIN is
restarted, set enough time for oscillation to stabilize by program-
ming.
The low-power dissipation operation 200 �A or less (at f(XIN) = 32
kHz) can be realized by reducing the XCIN�XCOUT drivability. To re-
duce the XCIN�XCOUT drivability, clear the bit 3 of the CPU mode
register to "0". At reset or when executing the STP instruction, this
bit is set to "1" and strong drivability is selected to help the oscilla-
tion to start.

                                                                                    XCIN XCOUT             XIN              XOUT

                                                                                          Open                              Open

                                                                                    External oscillation External oscillation

                                                                                    circuit or pulse       circuit

                                                                               VCC                    VCC
                                                                               VSS                    VSS

                                                                               Fig. WA-2 External clock input circuit

                                                                                                                                   47
                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                      3819 Group

                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

    XCIN            XCOUT
                   "1" "0"

                           Port XC switch bit (Note 3)

                                                                  Timer 1 count

          XIN      XOUT Internal system clock selection bit source selection

                                   (Note 1, 3)                    bit (Note 2)

                   Low-speed mode                                 "1"

                   "1"                                                          Timer 1

                              "0"   1/2                 1/4  1/2
                   Middle/
                                                                  "0"

                   High-speed mode

                                                             Main clock division ratio selection bit (Note 3)
                                                             Middle-speed mode

                                               High-speed mode                           Timing
                                               or Low-speed mode                         (Internal clock)

                   Main clock stop bit (Note 3)

          QS       STP instruction  WIT                      SQ        QS        STP instruction
                R                   instruction              R               R

                                                                 Reset
                                 Interrupt disable flag I

                                        Interrupt request

                                                                        Notes 1 : When selecting the low-speed mode, set the port XC switch bit to "1".
                                                                                  2 : Refer to the structure of timer 12 mode register.
                                                                                  3 : Refer to the structure of CPU mode register (next page).

Fig. WA-3 Clock generating circuit block diagram

48
                                                                                     MITSUBISHI MICROCOMPUTERS

                                                                  3819 Group

                                                                                 SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Reset

Middle-speed mode ( =1 MHz)       CM6                    High-speed mode ( = 4 MHz)
CM7 = 0 (8 MHz selected)      "1" "0"                    CM7 = 0 (8 MHz selected)
CM6 = 1 (Middle-speed)                                   CM6 = 0 (High-speed)
CM5 = 0 (XIN oscillating)                                CM5 = 0 (XIN oscillating)
CM4 = 0 (32 kHz stopped)                                 CM4 = 0 (32 kHz stopped)

CM4                    CM4 "0"                   "0"     CM      CM4
    "1" "0"            "1" CM6 "0"                                   "1" "0"
                                                              4
                            "1"
                                            "1"  CM      "1"

                                                      6

                                                 "0"

Middle-speed mode ( =1 MHz)       CM6                    High-speed mode ( = 4 MHz)
CM7 = 0 (8 MHz selected)      "1" "0"                    CM7 = 0 (8 MHz selected)
CM6 = 1 (Middle-speed)                                   CM6 = 0 (High-speed)
CM5 = 0 (XIN oscillating)                                CM5 = 0 (XIN oscillating)
CM4 = 1 (32 kHz oscillating)                             CM4 = 1 (32 kHz oscillating)

CM7                                                              CM7
    "1" "0"                                                          "1" "0"

Low-speed mode ( =16 kHz)         CM6                    Low-speed mode ( = 16 kHz)
CM7 = 1 (32 kHz selected)     "1" "0"
CM6 = 1 (Middle-speed)                                   CM7 = 1 (32 kHz selected)
CM5 = 0 (XIN oscillating)
CM4 = 1 (32 kHz oscillating)                             CM6 = 0 (High-speed)          b7           b0
                                                         CM5 = 0 (XIN oscillating)                      CPU mode register
                                                                                                        (CPUM (CM) : address 003B 16)
                                                         CM4 = 1 (32 kHz oscillating)
                                                                                           CM4 : Port XC switch bit
CM5                    CM5 "0"                   "0"     CM      CM5                           0 : I/O port function
    "1" "0"            "1" CM6 "0"                                   "1" "0"                   1 : XCIN-XCOUT oscillating function
                                                              5
                            "1"                                                            CM5 : Main clock (XIN-XOUT) stop bit
                                            "1"  CM      "1"                                   0 : Oscillating
                                                                                               1 : Stopped
                                                      6
                                                                                           CM6 : Main clock division ratio selection bit
                                                 "0"                                           0 : f(XIN)/2 (high-speed mode)
                                                                                               1 : f(XIN)/8 (middle-speed mode)
Low power dissipation mode (  =16 kHz) CM6       Low power dissipation mode ( =16 kHz)
CM7 = 1 (32 kHz selected)                              CM7 = 1 (32 kHz selected)           CM7 : Internal system clock selection bit
CM6 = 1 (Middle-speed)        "1" "0"                  CM6 = 0 (High-speed)                    0 : XIN-XOUT selected
                                                       CM5 = 1 (XIN stopped)                      (middle/high-speed mode)
CM5 = 1 (XIN stopped)                                  CM4 = 1 (32 kHz oscillating)            1 : XCIN-XCOUT selected
                                                                                                  (low-speed mode)
CM4 = 1 (32 kHz oscillating)

    Notes 1 : Switch the mode by the allows shown between the mode blocks. (Do not switch between the mode directly without an allow.)
              2 : The all modes can be switched to the stop mode or the wait mode and return to the source mode when the stop mode or the wait mode
                   is ended.
                   Timer operates in the wait mode.
              3 : When the stop mode is released in middle/high-speed mode, a delay of approximately 0.5 ms occurs automatically by timer 1.
              4 : When the stop mode is released in low-speed mode, a delay of approximately 0.125 s occurs automatically by timer 1.
              5 : The example assumes that 8 MHz is being applied to the XIN pin and 32 kHz to the XCIN pin.  indicates the internal clock.

Fig. WA-4 State transitions of system clock

                                                                                                                                                     49
                                                                        MITSUBISHI MICROCOMPUTERS

                                                                                     3819 Group

                                                                        SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

NOTES ON PROGRAMMING                                                    Serial I/O
Processor Status Register
                                                                        When using an external clock, input "H" to the external clock input
The contents of the processor status register (PS) after a reset are    pin and clear the serial I/O interrupt request bit before executing
undefined, except for the interrupt disable flag (I) which is "1". Af-  serial I/O transfer and serial I/O automatic transfer.
ter a reset, initialize flags which affect program execution. In        When using the internal clock, set the synchronous clock to inter-
particular, it is essential to initialize the index X mode (T) and the  nal clock, then clear the serial I/O interrupt request bit before
decimal mode (D) flags because of their effect on calculations.         executing a serial I/O transfer and serial I/O automatic transfer.

Interrupts                                                              A-D Converter

The contents of the interrupt request bits do not change immedi-        The comparator uses internal capacitors whose charge will be lost
ately after they have been written. After writing to an interrupt       if the clock frequency is too low.
request register, execute at least one instruction before performing    Make sure that f(XIN) is 500 kHz or more during an A-D conver-
a BBC or BBS instruction.                                               sion.
                                                                        Do not execute the STP or WIT instruction during an A-D conver-
Decimal Calculations                                                    sion.

� To calculate in decimal notation, set the decimal mode flag (D)       Instruction Execution Time
  to "1", then execute an ADC or SBC instruction. Only the ADC
  and SBC instructions yield proper decimal results. After execut-      The instruction execution time is obtained by multiplying the fre-
  ing an ADC or SBC instruction, execute at least one instruction       quency of the internal clock  by the number of cycles needed to
  before executing a SEC, CLC, or CLD instruction.                      execute an instruction.
                                                                        The number of cycles required to execute an instruction is shown
� In decimal mode, the values of the negative (N), overflow (V),        in the list of machine instructions. The frequency of the internal
  and zero (Z) flag are invalid.                                        clock  is half of the XIN or XCIN frequency.
  The carry flag can be used to indicate whether a carry or borrow
  has occurred. Initialize the carry flag before each calculation.      At the STP Instruction Release
  Clear the carry flag before an ADC and set the flag before an
  SBC.                                                                  At the STP instruction release, all bits of the timer 12 mode regis-
                                                                        ter are cleared.
Timers                                                                  The XCOUT drivability selection bit (the CPU mode register) is set
                                                                        to "1" (high drive) in order to start oscillating.
If a value n (between 0 and 255) is written to a timer latch, the fre-
quency division ratio is 1/(n+1).

Multiplication and Division Instructions

� The index X mode (T) and the decimal mode (D) flags do not af-
  fect the MUL and DIV instruction.

� The execution of these instructions does not change the con-
  tents of the processor status register.

Ports

The contents of the port direction registers cannot be read. The
following cannot be used:
� the data transfer instruction (LDA, etc.)
� the operation instruction when the index X mode flag (T) is "1"
� the addressing mode which uses the value of a direction register

  as an index
� the bit-test instruction (BBC or BBS, etc.) to a direction register
� the read-modify-write instructions (ROR, CLB, or SEB, etc.) to a

  direction register.
Use instructions such as LDM and STA, etc., to set the port direc-
tion registers.

50
                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                      3819 Group

                                                               SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

DATA REQUIRED FOR MASK ORDERS                                  PROM PROGRAMMING METHOD

The following are necessary when ordering a mask ROM produc-   The built-in PROM of the blank One Time PROM version and built-
tion:                                                          in EPROM version can be read or programmed with a general-
                                                               purpose PROM programmer using a special programming
(1) Mask ROM Order Confirmation Form                           adapter.
(2) Mark Specification Form
(3) Data to be written to ROM, in EPROM form (three identical   Package  Name of Programming Adapter
                                                               100P6S-A           PCA4738F-100A
     copies)                                                                      PCA4738L-100A
                                                                 100D0

                                                               Set the address of PROM programmer in the user ROM area.
                                                               The PROM of the blank One Time PROM version is not tested or
                                                               screened in the assembly process and following processes. To en-
                                                               sure proper operation after writing, the procedure shown in Figure
                                                               XC-1 is recommended to verify programming.

                                                                          Programming with
                                                                         PROM Programmer

                                                                         Screening (Caution)
                                                                         (150�C for 40 hours)

                                                                           Verification with
                                                                         PROM Programmer

                                                                                             Functional check in target device

                                                                               Caution : The screening temperature is far higher than
                                                                                            the storage temperature. Never expose to
                                                                                            150�C exceeding 100 hours.

                                                               Fig. XC-1 Programming and testing of One Time PROM version

                                                                                               51
                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                               3819 Group

                                                                          SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

ABSOLUTE MAXIMUM RATINGS

Symbol                        Parameter                                   Conditions                Ratings           Unit
VCC
VEE     Power source voltage                                                                        �0.3 to 7.0       V
VI
VI      Pull-down power source voltage                                                              VCC �40 to VCC +0.3 V
VI
VI      Input voltage P24�P27, P41�P44, P46, P47,                                                   �0.3 to VCC +0.3 V
VI
VO      P50�P57, P60�P67, P70�P77, PB0�PB3

VO      Input voltage P40, P45                                                                      �0.3 to VCC +0.3 V
                                                                                                    VCC �40 to VCC +0.3 V
Pd      Input voltage P80�P87, PA0�PA7                                                              �0.3 to VCC +0.3 V
Topr                                                                                                �0.3 to VCC +0.3 V
Tstg    Input voltage RESET, XIN                               All voltages are based on VSS.
        Input voltage XCIN                                     Output transistors are cut off.

        Output voltage P00�P07, P10�P17, P20�P23,                                                   VCC �40 to VCC +0.3 V

                           P30�P37, P80�P87, P90�P97, PA0�PA7

        Output voltage P24�P27, P41�P44, P46, P47, P50�P57,

                           P60�P67, P70�P77, PB0�PB3, XOUT,                                         �0.3 to VCC +0.3  V

                             XCOUT                             Ta = 25�C                            600               mW
        Power dissipation

        Operating temperature                                                                       �10 to 85         �C

        Storage temperature                                                                         �40 to 125        �C

RECOMMENDED OPERATING CONDITIONS (Vcc = 4.0 to 5.5 V, Ta = �10 to 85�C, unless otherwise noted)

Symbol                        Parameter                          Min.     Limits              Unit
                                                                  4.0      Typ.   Max.
VCC                                                               2.8      5.0
                                        High-speed mode                    5.0        5.5       V
VSS     Power source voltage                                   VCC�38
VEE                                                               2.0        0        5.5       V
                                        Middle/Low-speed mode     3.0
VREF                                                                         0
        Power source voltage                                       0                            V
AVSS
VIA     Pull-down power source voltage                         0.75VCC                VCC       V

VIH     Analog reference voltage (when using A-D converter)    0.4VCC                 VCC       V
                                                               0.8VCC
VIH     Analog reference voltage (when using D-A converter)    0.8VCC                 VCC       V
VIH                                                            0.8VCC
VIH     Analog power source voltage                                                             V
VIH                                                                0
        Analog input voltage AN0�AN15                                                 VCC       V
VIL                                                                0
        "H" input voltage     P40�P47, P50�P57, P60�P67,           0                  VCC       V
VIL                                                                0
VIL                           P70�P77, PB0�PB3                     0
VIL
VIL     "H" input voltage P24�P27                                                     VCC       V

        "H" input voltage     P80�P87, PA0�PA7                                        VCC       V

        "H" input voltage RESET                                                       VCC       V

        "H" input voltage     XIN, XCIN                                               VCC       V

        "L" input voltage     P40�P47, P50�P57, P60�P67,                          0.25VCC V

                              P70�P77, PB0�PB3                                    0.16VCC V
                                                                                  0.2VCC V
        "L" input voltage     P24�P27                                             0.2VCC V
                                                                                  0.2VCC V
        "L" input voltage     P80�P87, PA0�PA7

        "L" input voltage     RESET

        "L" input voltage     XIN, XCIN

52
                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                      3819 Group

                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

RECOMMENDED OPERATING CONDITIONS (Vcc = 4.0 to 5.5 V, Ta = �10 to 85�C, unless otherwise noted)

Symbol                              Parameter                                      Limits             Unit
                                                                         Min. Typ. Max.               mA
           "H" total peak output current P00�P07, P10�P17, P20�P27,                                   mA
                                                                                                �240  mA
                                    P30�P37, P80�P87, P90�P97,                                   �60  mA
                                                                                                      mA
IOH(peak)                    (Note 1) PA6, PA7                                                   100  mA
                                                                                                �120  mA
IOL(peak)  "H" total peak output current P41�P44, P46, P47, P50�P57,                             �30  mA
                                                                                                      mA
IOH(avg)                            P60�P67, P70�P77, PA0�PA5,                                   50   mA
                                                                                                 �40  mA
IOL(avg)                           (Note 1) PB0�PB3                                              �10  mA
IOH(peak)  "L" total peak output current P24�P27, P41�P44, P46, P47,                                  kHz
IOH(peak)                                                                                        10   MHz
IOL(peak)                           P50�P57, P60�P67, P70�P77,                                   �18  kHz
IOH(avg)                                                                                        �5.0
IOH(avg)                           (Note 1) PB0�PB3
IOL(avg)   "H" total average output current P00�P07, P10�P17, P20�P27,                           5.0
f(CNTR0)                                                                                         250
f(CNTR1)                            P30�P37, P80�P87, P90�P97,                                   8.4
f(XIN)                                                                            32.768 50
f(XCIN)                            (Note 1) PA6, PA7
           "H" total average output current P41�P44, P46, P47, P50�P57,

                                    P60�P67, P70�P77, PA0�PA5,

                                   (Note 1) PB0�PB3
           "L" total average output current P24�P27, P41�P44, P46, P47,

                                    P50�P57, P60�P67, P70�P77,

                             (Note 1) PB0�PB3

           "H" peak output current  P00�P07, P10�P17, P20�P23,

                                    P30�P37, P80�P87, P90�P97,

                             (Note 2) PA0�PA7

           "H" peak output current  P24�P27, P41�P44, P46, P47,

                                    P50�P57, P60�P67, P70�P77,

                             (Note 2) PB0�PB3

           "L" peak output current  P24�P27, P41�P44, P46, P47,

                                    P50�P57, P60�P67, P70�P77,

                                   (Note 3) PB0�PB3
           "H" average output current P00�P07, P10�P17, P20�P23,

                                    P30�P37, P80�P87, P90�P97,

                                   (Note 3) PA0�PA7
           "H" average output current P24�P27, P41�P44, P46, P47,

                                    P50�P57, P60�P67, P70�P77,

                                   (Note 3) PB0�PB3
           "L" average output current P24�P27, P41�P44, P46, P47,

                                    P50�P57, P60�P67, P70�P77,

                                   (Note 3) PB0�PB3
           Clock input frequency for timers 2 and 4

           (duty cycle 50%)

           Main clock input oscillation frequency (Note 4)

           Sub-clock input oscillation frequency (Note 4, 5)

Notes 1 : The total output current is the sum of all the currents flowing through all the applicable ports.The total average
              current is an average value measured over 100 ms. The total peak current is the peak value of all the currents.

         2 : The peak output current is the peak current flowing in each port.
         3 : The average output current in an average value measured over 100 ms.
         4 : When the oscillation frequency has a 50% duty cycle.
         5 : When using the microcomputer in low-speed operation mode, set the sub-clock input oscillation frequency on

              condition that f(XCIN) < f(XIN)/3.

                                                                                                                               53
                                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                                       3819 Group

                                                                SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

ELECTRICAL CHARACTERISTICS (Vcc = 4.0 to 5.5 V, Ta = �10 to 85�C, unless otherwise noted)

                                                                                                   Limits                Unit
                                                                                                           Max.
    Symbol                    Parameter                         Test conditions           Min.     Typ.
                                                                                                                          V
            "H" output voltage P00�P07, P10�P17, P20�P23,

VOH                           P30�P37, P80�P87, P90�P97,        IOH=�18 mA                VCC�2.0
                                                                                          VCC�2.0
                              PA0�PA7                           IOH=�10 mA
                                                                                             150
            "H" output voltage P24�P27, P41�P44, P46, P47,      IOL=10 mA                     2

VOH                           P50�P57, P60�P67, P70�P77,        When using a non-port                            V
                                                                function
                              PB0�PB3
                                                                VI=VCC
            "L" output voltage P24�P27, P41�P44, P46, P47,      VI=VCC
                                                                VI=VCC
VOL                           P50�P57, P60�P67, P70�P77,        VI=VCC                                     2.0   V
                                                                VI=VSS
                              PB0�PB3                           VI=VSS
                                                                VI=VSS
VT+�VT�     Hysteresis INT0�INT4, SIN1, SIN2, SIN3, SCLK11,     VI=VSS                             0.4           V
                            SCLK2, SCLK3, CS, CNTR0, CNTR1      VEE=VCC�36 V, VOL=VCC,             0.5
VT+�VT�                                                         Output transistors "off"           0.5           V
VT+�VT�     Hysteresis RESET, XIN                               VEE=VCC�38 V,                                    V
IH          Hysteresis XCIN                                     VOL=VCC�38 V,                      4.0
            "H" input current P24�P27, P40�P47, P50�P57,        Output transistors "off"                   5.0   �A
IH                                                                                                 �4.0
IH                                   P60�P67, P70�P77, PB0�PB3  When clock is stopped              500     5.0   �A
IH          "H" input current P80�P87, PA0�PA7 (Note)
                                                                                                           5.0   �A
IL          "H" input current RESET, XCIN
IL          "H" input current XIN                                                                                �A
IL          "L" input current P24�P27, P40�P47, P50�P57,
IL                                                                                                         �5.0  �A
                                     P60�P67, P70�P77, PB0�PB3
ILOAD       "L" input current P80�P87, PA0�PA7 (Note)                                                      �5.0  �A
            "L" input current RESET, XCIN
            "L" input current XIN                                                                          �5.0  �A

            Output load current P00�P07, P10�P17, P20�P23,                                                       �A

                                     P30�P37, P90�P97                                                      900   �A

ILEAK       Output leakage current P00�P07, P10�P17,                                                       �10   �A
                                          P20�P23, P30�P37,
                                          P80�P87, P90�P97,
                                          PA0�PA7

VRAM        RAM hold voltage                                                                               5.5   V

Note : Except when reading ports P8 or PA.

54
                                                                    MITSUBISHI MICROCOMPUTERS

                                                                                 3819 Group

                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

ELECTRICAL CHARACTERISTICS (VCC = 4.0 to 5.5 V, Ta = �10 to 85�C, unless otherwise noted)

Symbol  Parameter                                  Test conditions                         Limits        Unit

                              � High-speed mode                     Min.                   Typ.    Max.
                              f(XIN) = 8.4 MHz
                              f(XCIN) = 32 kHz                                             7.5     15    mA
                              Output transistors "off"
                              � High-speed mode                                            1             mA
                              f(XIN) = 8.4 MHz (in WIT state)
                              f(XCIN) = 32 kHz                                             3             mA
                              Output transistors "off"
                              � Middle-speed mode                                          1             mA
                              f(XIN) = 8.4 MHz
ICC     Power source current  f(XCIN) = stopped
                              Output transistors "off"
                              � Middle-speed mode                                          60      200   �A
                              f(XIN) = 8.4 MHz (in WIT state)
                              f(XCIN) = stopped                                            20      40    �A
                              Output transistors "off"
                                                                                           0.6           mA
                              � Low-speed mode
                              f(XIN) = stopped, f(XCIN) = 32 kHz                           1             mA
                              Low-power dissipation mode set
                              (CM3) = 0                                                    0.1     1     �A
                              Output transistors "off"
                              � Low-speed mode                                                     10
                              f(XIN) = stopped
                              f(XCIN) = 32 kHz (in WIT state)
                              Low-power dissipation mode set
                              (CM3) = 0
                              Output transistors "off"
                              Increase at A-D converter operating
                              f(XIN) = 8.4 MHz
                              Increase at zero cross detection
                              (P45 = VCC)
                              All oscillation stopped Ta = 25�C
                              (in STP state)
                              Output transistors "off" Ta = 85�C

                                                                                                               55
                                                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                                                        3819 Group

                                                                                   SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

ZERO CROSS DETECTION INPUT CHARACTERISTICS

                                                                                          (VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = �10 to 85�C, unless otherwise noted)

  Symbol                              Parameter                                           Test conditions                       Limits
                                                                           50 Hz or 60 Hz                                                             Unit
fZCR        Input frequency of zero cross detection
VT          Voltage error of zero cross detection distinction                                                         Min. Typ. Max.
                                                                                                                                50, 60 1000 Hz

                                                                                                                      �100 0 100 mV

                                                                           1/fZCR

                               100V AC

                                    P45/INT1/ZCR                                                               5.7 V
                                    clamp correction
                                    input waveform                                                         VT  VI
                                                                                                                  0V
                             Zero cross detection
                             comparator output                                                                 � 0.7 V

Fig. ZA-1 Zero cross detection input characteristics

A-D CONVERTER CHARACTERISTICS

           (VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = �10 to 85�C, high-speed operation mode f(XIN) = 500 kHz to 8.4 MHz, unless otherwise noted)

  Symbol                       Parameter                                           Test conditions                        Limits
                                                                                                                                                     Unit
      �
      �                                                                                                        Min. Typ. Max.
TCONV
IVREF       Resolution                                                                                                       8    Bits
IIA         Absolute accuracy (excluding quantization error)
RLADDER     Conversion time                                                VCC = VREF = 5.12 V                          �1   �2.5 LSB
            Reference power source input current                           VREF = 5 V
            Analog port input current                                                                          49            50   tc ()
            Ladder resistor
                                                                                                               50       150 200   �A

                                                                                                                        0.5  5.0  �A

                                                                                                                        35        k

D-A CONVERTER CHARACTERISTICS

                                                     (VCC = 4.0 to 5.5 V, VSS = AVSS = 0 V, VREF = 3.0 to VCC, Ta = �10 to 85�C, unless otherwise noted)

    Symbol                     Parameter                                           Test conditions                        Limits
                                                                                                                                                     Unit

                                                                                                               Min. Typ. Max.

     �      Resolution                                                                                                       8    Bits

     �      Absolute accuracy  VCC = 4.0 to 5.5 V                                                                            1.0  %
                               VCC = 3.0 to 5.5 V
                                                                                                                             2.5  %

Tsu         Setting time                                                                                                     3    �s

RO          Output resistor                                                                                    1        2.5  4    k

IVREF       Reference power source input current (Note)                                                                      3.2  mA

Note : Exclude currents flowing through the A-D converter ladder resistor

56
                                                                                                   MITSUBISHI MICROCOMPUTERS

                                                                                                                3819 Group

                                                                                        SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

TIMING REQUIREMENTS (VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = �10 to 85�C, unless otherwise noted)

    Symbol                                                  Parameter                                         Limits
                                                                                                                                           Unit
tW(RESET)      Reset input "L" pulse width
tC(XIN)        Main clock input cycle time (XIN input)                                             Min. Typ. Max.
tWH(XIN)       Main clock input "H" pulse width
tWL(XIN)       Main clock input "L" pulse width                                                    2.0                                         �s
tC(XcIN)       Sub-clock input cycle time (XCIN input)
tWH(XcIN)      Sub-clock input "H" pulse width                                                     119                                         ns
tWL(XcIN)      Sub-clock input "L" pulse width
tC(CNTR)       CNTR0, CNTR1 input cycle time                                                       30                                          ns
tWH(CNTR)      CNTR0, CNTR1 input "H" pulse width
tWL(CNTR)      CNTR0, CNTR1 input "L" pulse width                                                  30                                          ns
tWH(INT)       INT0�INT4 input "H" pulse width
tWL(INT)       INT0�INT4 input "L" pulse width                                                     20                                          �s
tC(SCLK)       Serial I/O clock input cycle time
tWH(SCLK)      Serial I/O clock input "H" pulse width                                              5.0                                         �s
tWL(SCLK)      Serial I/O clock input "L" pulse width
tsu(SCLK�SIN)  Serial I/O input setup time                                                         5.0                                         �s
th(SCLK�SIN)   Serial I/O input hold time
                                                                                                   4.0                                         �s

                                                                                                   1.6                                         �s

                                                                                                   1.6                                         �s

                                                                                                   80                                          ns

                                                                                                   80                                          ns

                                                                                                   1.0                                         �s

                                                                                                   400                                         ns

                                                                                                   400                                         ns

                                                                                                   200                                         ns

                                                                                                   200                                         ns

SWITCHING CHARACTERISTICS (VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = �10 to 85�C, unless otherwise noted)

   Symbol                              Parameter                                  Test conditions             Limits
tWH(SCLK)      Serial I/O clock output "H" pulse width                 CL = 100 pF                                                       Unit

                                                                                                   Min. Typ. Max.

                                                                                                   tc(SCLK)                                                  ns
                                                                                                   /2�160

tWL(SCLK)      Serial I/O clock output "L" pulse width                 CL = 100 pF                 tc(SCLK)                                                  ns
                                                                                                   /2�160
td(SCLK�SOUT)  Serial I/O output delay time                            CL = 100 pF                                                         0.2tc(SCLK) ns
tv(SCLK�SOUT)  Serial I/O output hold time                             CL = 100 pF                    0
tr(SCLK)       Serial I/O clock output rising time                     CL = 100 pF                                                                           ns
tf(SCLK)       Serial I/O clock output falling time                    VEE = VCC �36 V
               High-breakdown-voltage P-channel open-                                                                                      40                ns
tr(Pch�strg)   drain output rising time (Note 1)
                                                                                                                                           40                ns

                                                                                                                                      55                     ns

tf(Pch�weak)   High-breakdown-voltage P-channel open-                  CL = 100 pF                                                    1.8                    �s
               drain output falling time (Note 2)                      VEE = VCC �36 V

Notes 1 : When the bit 7 of the FLDC mode register 1 (address 003616) is at "0".
         2 : When the bit 7 of the FLDC mode register 1 (address 003616) is at "1".

Serial clock output port  P56/SCLK3 ,                                                High-breakdown-voltage                                P0, P1, P20�P23,
                          P52/SCLK2 ,                                                P-channel open-drain                                  P3, P8, P9, PA
                          P66/SCLK11                                                 output port
                                                                                                                                                       CL
                                                        CL                                                                    (Note)
                                                                                                                                             VEE

         Note : Ports P8 and PA need external resistors.

Fig. ZA-2 Circuit for measuring output switching characteristics

                                                                                                                                                                 57
                                                                                        MITSUBISHI MICROCOMPUTERS

                                                                                                 3819 Group

                                                                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

TIMING DIAGRAM                                             tC(CNTR)

                    CNTR0                       tWH(CNTR)                                     tWL(CNTR)
                    CNTR1
                              0.8VCC
                INT0-
                INT4                                                         0.2VCC

                    RESET                       tWH(INT)                                      tWL(INT)

                         XIN  0.8VCC

                        XCIN                                                 0.2VCC

                                                           tW(RESET)

                                                                                              0.8VCC

                              0.2VCC

                                                tWH(XIN)   tC(XIN)                            tWL(XIN)
                                                                     0.2VCC
                              0.8VCC

                                                tWH(XCIN)  tC(XCIN)                           tWL(XCIN)
                                                                      0.2VCC
                              0.8VCC

                              t                 tWL(SCLK)  tC(SCLK)                           tWH(SCLK)

    SCLK                      f                                 t
      SIN
                                  0.2VCC                          r
    SOUT
                                                                     0.8VCC

                                                           t - su(SIN SCLK)  t - h(SCLK SIN)

                                                           0.8VCC
                                                           0.2VCC

                              t - d(SCLK SOUT)                                                           t - v(SCLK SOUT)

58
                                                                                                       MITSUBISHI MICROCOMPUTERS

                                                                              3819 Group

                                                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

       Keep safety first in your circuit designs!
  � Mitsubishi Electric Corporation puts the maximum effort into making semiconductor products better and more reliable, but there is always the possibility that trouble may occur with them. Trouble with

       semiconductors may lead to personal injury, fire or property damage. Remember to give due consideration to safety when making your circuit designs, with appropriate measures such as (i) placement of
       substitutive, auxiliary circuits, (ii) use of non-flammable material or (iii) prevention against any malfunction or mishap.

       Notes regarding these materials
  � These materials are intended as a reference to assist our customers in the selection of the Mitsubishi semiconductor product best suited to the customer's application; they do not convey any license under any

       intellectual property rights, or any other rights, belonging to Mitsubishi Electric Corporation or a third party.
  � Mitsubishi Electric Corporation assumes no responsibility for any damage, or infringement of any third-party's rights, originating in the use of any product data, diagrams, charts or circuit application examples

       contained in these materials.
  � All information contained in these materials, including product data, diagrams and charts, represent information on products at the time of publication of these materials, and are subject to change by Mitsubishi

       Electric Corporation without notice due to product improvements or other reasons. It is therefore recommended that customers contact Mitsubishi Electric Corporation or an authorized Mitsubishi Semiconductor
       product distributor for the latest product information before purchasing a product listed herein.
  � Mitsubishi Electric Corporation semiconductors are not designed or manufactured for use in a device or system that is used under circumstances in which human life is potentially at stake. Please contact
       Mitsubishi Electric Corporation or an authorized Mitsubishi Semiconductor product distributor when considering the use of a product contained herein for any specific purposes, such as apparatus or systems for
       transportation, vehicular, medical, aerospace, nuclear, or undersea repeater use.
  � The prior written approval of Mitsubishi Electric Corporation is necessary to reprint or reproduce in whole or in part these materials.
  � If these products or technologies are subject to the Japanese export control restrictions, they must be exported under a license from the Japanese government and cannot be imported into a country other than the
       approved destination.
       Any diversion or reexport contrary to the export control laws and regulations of Japan and/or the country of destination is prohibited.
  � Please contact Mitsubishi Electric Corporation or an authorized Mitsubishi Semiconductor product distributor for further details on these materials or the products contained therein.
� 1998 MITSUBISHI ELECTRIC CORP.
New publication, effective Jan. 1998.
Specifications subject to change without notice.
REVISION DESCRIPTION LIST         3819 GROUP DATA SHEET

Rev.                       Revision Description           Rev.
No.                                                       date
1.0 First Edition                                       980109

                           (1/1)
This datasheet has been downloaded from:
             www.nvwayi.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.nvwayi.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD。com。cn, Inc。 All rights reserved

征途开庄机器人 购彩送彩金 送彩金论坛 微信群算账机器人 送彩金棋牌10可提现 pk10机器人 pk10机器人 免存送彩金 澳客彩票 永利高网上注册送彩金